核心观点
- 套定率技术: 套定率技术可以有效提升晶体管密度、减少走线长度、降低功耗,主要应用于 AI 芯片、存算一体芯片和 HBM 存储芯片等领域。套定率 V2 版本相比 V1 版本在性能上更有优势,但技术难度也更高。
- 套定率技术发展趋势: 短期内,套定率技术将主要应用于 14nm 及以下工艺节点,未来可能发展出 TGV 技术和 3D 封装技术,进一步提升性能和能效。
- 套定率技术发展卡点: 套定率技术发展的核心卡点主要在于封测领域的键合设备良率和材料问题,以及 EDA 软件生态和人才缺口。
- 国产 EDA 软件现状: 目前国产 EDA 软件整体国产化率约为 18-20%,在模拟电路和制造测试领域相对较好,但在数字电路和先进制程领域与国外存在较大差距。
- 国产 EDA 软件替代难度: 国产 EDA 软件替代国外产品的最大难度在于生态问题和核心算法及人才缺口。
- 国产 EDA 软件提升空间: 短期内,国产 EDA 软件有望在 14nm 和 7nm 工艺节点取得突破,中期内可能发展到 5nm 工艺节点,未来将进一步拓展至异构集成、多物理场仿真融合等领域。
- AI 原生 EDA: AI 原生 EDA 软件通过引入 AI 技术辅助芯片设计,可以大幅缩短芯片迭代周期,未来发展趋势将是全链路 AI 化设计。
- 先进封装 EDA: 国产 EDA 软件在 3D 堆叠和 7 类叠领域具有弯道超车优势,未来市场需求将主要来自算力芯片、存算一体芯片和 HBM 存储芯片等领域。
关键数据
- 国产 EDA 软件国产化率: 18-20%
- AI 芯片良率: 50% 多
- 套定率技术发展时间线: 短期 2-3 年,中期 5 年左右,长期 5-10 年
研究结论
套定率技术是未来芯片发展的重要方向,国产 EDA 软件在 3D 堆叠和 7 类叠领域具有发展潜力,但整体仍需提升技术水平、完善生态体系和培养专业人才。AI 原生 EDA 软件有望成为未来发展趋势,但短期内仍面临诸多挑战。