总结
韬定律V2版本核心内容
- 提出“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则。
- 通过逻辑折叠等创新技术,持续压缩信号传播时延,提升晶体管密度。
- 麒麟2026芯片采用逻辑折叠技术,晶体管密度提升至238MTr/mm²,较传统设计提升54%,功耗降低41%,主频提升13%。
- 预测未来十年逻辑折叠将发展为多层级的封装,晶体管密度向400MTr/mm²及更高水平迈进。
- 在人工智能领域,通过系统架构、光互连和3D折叠协同实现τ缩放,预计2035年硬件集成度提升超过100倍。
国产EDA厂商受益分析
- 华大九天在3DIC设计EDA领域领先,推出Argus3DIC物理验证平台,支持2.5D/3D异构集成封装设计。
- 概伦电子提供全面PDK验证解决方案,深耕本土市场,与头部晶圆厂和设计企业深度合作。
- 广立微依托Luceda平台,实现全流程自动化设计,支持多种材料体系,为光电协同设计奠定基础。
建议关注
风险提示