核心观点与关键数据
- 套定律(Tape-out Law):提出以时间缩放替代几何缩放作为下一代半导体与电子系统发展的指导原则,通过逻辑折叠等技术持续压缩信号传播延迟,提升晶体管密度。
- 华为逻辑折叠技术:2025年麒麟9030Pro芯片采用逻辑折叠技术,晶体管密度提升至238%(传统平面设计下为155%),主频率提升13%(3.1GHz),功耗下降41%(电压从1.1V降至0.9V)。
- 未来展望:逻辑折叠技术将从局部关键路径折叠演进为多层级的折叠,预计到2035年晶体管密度将提升至400%以上,硬件集成度提升超过100倍。
国产EDA厂商受益分析
- 华大九天:国内唯一提供3D IC设计验证全流程EDA的厂商,推出Argus3DIC物理验证平台,全面支持2.5D/3D异构集成封装设计,在逻辑折叠和套缩放技术下具有核心卡位优势。
- 概伦电子:提供PDK+IP验证解决方案,与全球头部晶圆厂(包括存储领域)深度合作,在器件建模、良率提升等领域技术积累深厚,获得全球领先客户的广泛认可。
- 广立微:国内良率提升软件先行者,积极布局硅光领域研发,依托Lucent先发优势实现全流程自动化,支持多种材料体系,为光电协同产品布局奠定基础。
投资机会
- 套定律拉动:套定律对新型封装、半导体设备与材料拉动明显,国产EDA厂商有望享受新设计范式下的需求外溢。
- 存储设计需求:全球存储设计需求景气提升,为国产EDA厂商带来增量机会。
- 硅光技术路线:下一代硅光技术(软件+硬件)将带来新的投资机会,广立微等厂商已积极布局。
研究结论
国产EDA产业链在华为逻辑折叠技术及全球存储设计需求拉动下迎来增量机会,华大九天、概伦电子、广立微等厂商受益程度不同,分别在新工艺、存储设计、硅光技术等领域具有竞争优势,值得重点关注。