华为半导体总裁何庭波发布的《面向多层级电子系统的时间缩微理论V2》标志着该理论从框架提出进入工程实证阶段。V2版本较V1在理论体系完整性、实测数据补充和技术演进路线图细化方面均有显著提升。
-
V2版本主要更新
- 理论体系更完整：补充了光引擎等原理示意图和实物剖面图，增强技术路径理解。
- 补充量产实测数据：2026年芯片与麒麟9030 PRO对比显示，Logic Folding架构在0.9V电压下实现2.75GHz频率，功耗下降41%，面积缩小37.5%，晶体管密度提升55%。
- 细化技术演进路线：PSV从顶层金属下移至M6层，未来四代信息处理器和昇腾AI芯片性能目标明确。
-
实测数据解读
- 2026款芯片采用Logic Folding架构，与9030 PRO（传统平面架构）对比：
- 功耗降低至0.59倍（41%），面积缩小至0.625倍（37.5%），功率密度下降5.6%。
- 晶体管密度从155提升至238（55%），两层折叠性能提升1.55倍。
-
关键概念解读
- 引入“齿比”（Gear Ratio）指标：定义为混合键合连接间距÷芯片顶层金属线连接间距，反映上下层硅片信息通路密度。
- 齿比低于3时可进行跨层优化，接近1时实现完全跨层逻辑优化。
- �韬定律核心：通过优化时延而非单纯缩小晶体管尺寸，同时减少走线、降低RC时延。
-
论文核心章节解读
- 第三章《时间而非空间》提出摩尔定律本质是提升开关速度和互联密度。
- 第四章验证案例显示首款量产级测试在移动设备中展开，Logic Folding要求齿比低于3，混合键合间距需低于2微米。
- AI数据中心层面需解决芯片间、机架间传输问题，方案包括统一总线、近封装光引擎等。
-
散热解决方案
- 通过三维空间错开热源，采用金刚石散热加温度级液冷通道解决堆叠散热难题。
-
EDA挑战
- EDA工具链需重新开发，包括单元级三维协同布局、跨层时序签核、跨晶圆工艺偏差处理等。
- 不同折叠层数对EDA要求递进，涉及器件建模到封装设计的全流程优化。
-
总结与展望
- 华为半导体自2020年至今已量产381颗芯片，韬定律得到验证。
- 未来路线图：2029年CPU频率达4GHz以上，2031年晶体管密度提升3倍，AI硬件集成度增长超100倍。
- EDA行业重要性提升，华为将推动国产EDA协同追赶。
-
相关标的
- 华大九天：国内唯一的3DIC设计全套软件和验证算法。
- 概伦电子：持续受益PDK和优化领域。
- 广立微：WAT放量快，新进制程国内市占率90%，LUCEDA光设计软件开发顺利。
