电子行业AI系列之先进封装：后摩尔时代利器，AI+国产化紧缺赛道

先进封装为后摩尔时代利器，2022-2026年全球市场规模CAGR达9.2%。“后摩尔时代”先进制程升级速度逐渐放缓，同时往前推进边际成本愈发高昂，先进封装成为超越摩尔定律的重要路径。受益于物联网、5G通信、人工智能、大数据等新技术的不断成熟，先进封装市场有望快速成长。据yole数据，2022年全球先进封装市场规模为367亿美元，预测2026年将达到522亿美元，4年CAGR为9.2%，占整体封装市场比重由22年的45%提高至54%，其中2.5D/3D增速最高，2022-2026年CAGR达13.4%，增量主要由AI、HPC、HBM等应用驱动。从竞争格局看，封装市场大部分由封装厂占据，2 022年前十大份额加总近60%，top5分别为日月光15%、安靠9%、英特尔7%、台积电7%、长电科技6%。在2.5D/3D领域，台积电处于全球领先地位，有INFO（2D）、CoWoS（2.5D）、SoIC（3D）三种封装形式，借助制造全球领先的工艺技术叠加全球领先的先进封装技术，台积电优势显著。 先进制造+AI芯片进口被禁，大陆先进封装产业亟待发展。2020年，美国将中芯国际列入“实体清单”，限制其 14nm 及以下制程的扩产。在此背景下，大陆 14nm 制程产能处于存量无法扩张的状态，先进封装如chiplet作为部分替代方案战略意义凸显。AI作为全球第四大工业革命将带来人类文明史重大变革，全球各个国家和地区将AI列为发展重点，作为AI核心的算力芯片如GPU、CPU等被美国英伟达、intel、AMD完全垄断，2 022年10月美国开始禁止大陆进口部分高端算力芯片，大陆发展AI必须自研算力芯片，而大陆先进制造受限，因此先进封装重要性更加凸显。从市场规模看，2025年中国大陆封测市场规模将达到3551.9亿元，2020-25年CAGR达7.2%，增速高于全球21-26年的CAGR4.3%。但大陆先进封装占比明显低于全球先进封装占比，2022年大陆封装市场中先进封装的比例仅22%，而全球封装市场中先进封装比例为45%，大陆先进封装发展前景广阔且形势迫切。 先进封装工艺复杂，有望带来设备/材料量价齐升。相比于传统封装“引线键合”的电气连接，先进封装引入Bumping、TSV、RDL关键技术，并在此基础上衍生出FI（扇入）、FO（扇出）、SiP（系统级封装）、FCBGA（倒装球阵列）、FCCSP（倒装大规模封装）、2.5D/3D等多种封装形式。在大数据、AI等海量数据吞吐需求的催化下，先进封装朝着更小I/O间距和RDL线间距方向发展，以实现更密集的I/O接口和更精密的电气连接，目前台积电可在硅转接板上实现亚微米的RDL。在此浪潮下，AI芯片数量高增带来封装需求高增叠加芯片封装工艺难度加大、工艺成本提升，带来单颗芯片封装价值量的提升，两者共同促成先进封装上游设备/材料量价齐升。先进封装带来的新增设备主要有固晶机、混合键合机、电镀设备等，对材料需求的提升主要体现在IC载板、底填胶、TIM材料、塑封料等领域。从竞争格局上看，当前先进封装涉及的核心设备和核心材料，均由海外厂商垄断，国产替代弹性大。 CoWoS封装技术优势突出，引领AI芯片封装新浪潮。CoWoS作为AI应用领域英伟达GPU和HBM的封装技术备受产业关注，该技术于2012年由台积电与赛灵思合作开发。 COWOS 2.5D封装通过硅中介层进行互联，实现多芯片封装、高密度互连和功耗优化，诞生10余年来，在中介层面积、异构互联、内存带宽上不断升级。台积电CoWoS-R的RDL线宽/间距可达2/2微米，CoWoS-S可实现亚微米的铜RDL互连。CoWoS的重要应用场景就是HPC、AI领域，英伟达P100、V100和A100等数据中心GPU均使用C oWoS技术，2020年TOP 500超算中有超过一半的算力来自基于台积电CoWoS-S封装技术的芯片。据Verified Market Research数据，2021年全球GPU市场规模为33 4.7亿美元，预计2030年将达到4773.7亿美元，未来台积电CoWoS将持续受益于G PU市场的蓬勃增长。目前，大陆厂商已在积极布局2.5D/3D封装平台，长电推出了XD FOI、通富推出了VISionS、华天推出了3D Matrix、盛合晶微具备Bump、RDL等技术，公司三维多芯片集成封装项目正在建设、甬矽电子具备Bump、RDL能力且正在布局2.5D/3D封装。 相关标的： 封测公司：通富微电、长电科技、甬矽电子、华天科技、晶方科技。 设备公司： 1）价值占比高+成长空间大+国产化率低：固晶机：新益昌、华封科技（未上市）、凯格精机、深科达、快克智能； 2）先进封装核心设备：①引线键合机：奥特维；②半导体点胶机：卓兆点胶、安达智能、凯格精机、大族激光；③晶圆级真空回流焊机：劲拓股份、中科同志（未上市）；④划片机：光力科技、大族激光、迈为股份、博杰股份（控股子公司博捷芯）； 3）对厂商潜在业绩弹性大：CMP设备：华海清科、奥特维。 材料公司： 1）需求大+国产化率极低：①载板：兴森科技、深南电路；②底填胶：德邦科技、鼎龙股份、华海诚科；③塑封料：华海诚科、飞凯材料；④电镀液：强力新材、上海新阳； ⑤光刻胶：彤程新材、上海新阳、艾森股份； 2）其他需求量较大+国产化率偏低：①TIM胶：德邦科技；②临时键合胶：化讯半导体（未上市）；③聚酰亚胺：波米科技（未上市）、强力新材。 3）对厂商潜在业绩弹性大：华海诚科、德邦科技、飞凯材料。 风险提示：行业需求不及预期的风险、大陆厂商技术进步不及预期、先进封装技术路线发生分歧、研报使用的信息更新不及时的风险，计算结果存在与实际情况偏差的风险。 一、迈向超越摩尔时代，先进封装大势所趋 1.1先进封装突破摩尔限制，市场规模快速提升 摩尔定律带来的经济效应不断降低，制造先进制程升级速度逐渐放缓。 “后摩尔时代”先进制程升级速度逐渐放缓。摩尔定律是指集成电路中可以容纳的晶体管数量在每18-24个月增长一倍。目前芯片工艺已经走向 3nm 以下的极致阶段，而当芯片制程逼近 1nm 时将进入量子物理世界，会产生显著的量子效应。例如晶体管数量的不断增加会产生短沟道效应，势垒将无法对电子穿透进行有效的阻隔，从而造成漏电，进一步使得晶体管的效应难以控制。除此之外，大量的晶体管工作时产生的热量也对芯片散热能力提出了更高要求。摩尔定律带来的经济效应不断降低。1）从制造成本来看：根据研究公司IBS发布的数据，芯片从 16nm 到 10nm ，每十亿个晶体管的成本下降了30.7%，而从 5nm 到 3nm ，成本仅下降了4.2%。2）从研发成本来看：推进先进制程芯片使得芯片制造商的研发成本与资本开支负担不断加重，同时芯片设计商的设计成本和流片成本也会不断加重，且技术上的不确定性会使新产品上市时间不断滞后。 先进封装技术是超越摩尔定律的重要赛道。目前对于集成电路的发展，行业内主要有两个主流方向。一是延续摩尔定律，以提升单个芯片性能为目标，在晶体管缩放技术上进行进一步探索，例如采用FinFET、GAA等工艺。二是超越摩尔定律，先进封装技术就为其中的一条重要赛道，以提升系统性能为目标，将多个不同性能的芯片集成在一个系统内，通过成本可控的系统级芯片系统来提升整体的性能和功能。 图表1：前沿节点投资成本高 图表2：量子隧穿效应 图表3：单位数量的晶体管成本对比 图表4：先进制程和先进封装的发展 封装测试位于产业链的中下游，是整个集成电路产业链的重要一环。集成电路行业产业链大致可以分为芯片设计、晶圆制造、封装测试三大部分。其中封装测试行业位于整个产业链的中下游，包含了封装和测试两个环节。封装是指将芯片制造过程中，将芯片在基板上布局、固定与连接，然后使用绝缘介质封装的过程。传统封装主要有四个作用：1）保护：封装可以保护芯片免受损伤且便于运输。2）散热：保证了芯片的散热性能，使其可以在更高温度环境下工作。3）电信号传递：通过封装实现芯片与系统之间的信号传输以及电源供应。4）尺寸调整：封装可以将芯片的细引线间距，调整到实装基板的尺寸间距。 图表5：芯片制造流程 封装产业历史悠久，已实现从传统封装到先进封装的时代跨越。封装技术的发展历史主要围绕体积和性能不断展开，实现了从传统封装到先进封装的时代跨越，其发展可以分为从传统封装到先进封装的五个阶段，实现了三次技术革新。1）传统封装时代：主要是第一阶段(20世纪70年代前)和第二阶段（20世纪80年代后），实现了从通孔插装技术到表面贴装技术的升级。2）先进封装时代：以第三阶段（20世纪90年代之后）为界，封装技术步入先进封装时代，出现了以晶圆级封装(WLP)为代表的面积阵列型封装技术。而第四、第五阶段代表了半导体封装行业的第三次技术革新，实现了二维到三维的封装技术拓展。 图表6：封装技术发展历程 图表7：先进封装发展趋势 全球封测行业2026年将达千亿美元市场，先进封装占比不断提高。受益于物联网、5G通信、人工智能、大数据等新技术的不断成熟，半导体封测行业稳步增长。根据yole数据，2022年全球封测行业市场规模为815亿美元，随着国内外晶圆厂的产能陆续投放市场，预测2026年将有望达961亿美元。其中先进封装占比不断提高，2022年全球先进封装市场规模为367亿美元，预测2026年市场规模将达522亿美元，占比由22年的45%提高至54%。 图表8：2017年-2026E全球封测市场规模（亿美元） 头部晶圆厂强势入局先进封装，台积电处于全球领先地位。进入先进封装时代后，全球封测竞争格局发生变化。从市场份额来看：先进封装市场不再只有封测玩家，晶圆厂也参与其中并发展迅速，据yole数据，全球先进封装市场中日月光、安靠、台积电、英特尔、长电科技和三星六家厂商的合计市占率超过了80%，份额主要被海外厂商占据。1）从技术布局来看：先进封装集成技术主要包括2D、2.5D、3D、3D+2D、3D+2.5D多种类型。由于先进封装中的部分高难度工艺涉及到晶圆制造技术，叠加高端芯片对制造和封测配合紧密度需求的加深，因此晶圆代工厂相较封测厂具备天然的优势，海外台积电、英特尔、三星等各家厂商均早早布局先进封装。台积电于2008年底成立集成互连与封装技术整合部门，开始布局先进封装，2D /2.5D代表为INFO、CoWoS，3D上布局了SoIC；英特尔2.5D布局了EMIB，3D上布局了Foveros、Co-EMIB等；三星在2D封装布局了FOPLP，2.5D布局了I-Cube，3D上布局了X-Cube。2）从技术先进性来看：台积电的Bump技术位居全球首位，其N7/N6芯片堆叠的Bump间距为9μm，N5为6μm（目前最先进），N3预计将进一步减小至4.5μm。其InFO、CoWoS的Bump间距也位居行业前列。3）从资本投入看：2022年头部晶圆厂英特尔、台积电关于封装的投入占到行业总投入的59%，远高于封测领域龙头日月光、安靠等封测厂。 图表9：2.5D/3D领域代表性技术方案 图表10：台积电先进封装布局 图表11：先进封装厂商Bumppitch size 图表12：2022年全球头部厂商先进封装开支份额（估算） 1.2全球先进封装向东亚转移，2025年大陆市场规模将达千亿元 全球先进封装趋势经历了从欧美向东亚转移的过程。2009年欧洲厂商英飞凌、恩智浦推出FOWLP（扇出型晶圆级封装），FOWLP为早期的先进封装形式，但至今仍在手机5G、AI等领域发挥作用。此后，随着东亚地区如三星、台积电等厂商代工业务的崛起，东亚厂商纷纷进行先进封装技术的研发，如台积电在2016年推出INFO（集成扇出封装）工艺，其中InFO_PoP主要用于移动平台，例如手机手表，InFO_L应用于部分苹果高端电脑处理器，例如M1 Ultra，InFO_oS专注于HPC客户。2020年以来，台积电和三星分别推出SoIC和X-Cube技术，将先进封装向三维集成方向推进。 图表13