后摩尔时代新星，Chiplet与先进封装风云际会

后摩尔时代新星，Chiplet与先进封装风云际会 行业评级：增持 分析师：刘牧野 证券执业证书号：S0640522040001 行业报告：半导体行业深度 2022年11月14日 股市有风险入市需谨慎 中航证券研究所发布证券研究报告请务必阅读正文后的免责条款部分 摘要 摩尔定律经济效益放缓，Chiplet和先进封装协同创新：由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进封装技术，以实现花同样的钱得到更多的晶体管密度和性能。 Chiplet将设计化繁为简，降本增效：Chiplet是一种新的设计理念：硅片级别的IP重复使用。设计一个SoC系统级芯片，传统方法是从不同的IP供应商购买一些IP，软核、固核或硬核，结合自研的模块，集成为一个SoC，然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。有了Chiplet概念以后，对于某些IP，就不需要自己做设计和生产了，而只需要买别人实现好的硅片，然后在一个封装里集成起来。Chiplet的设计理念，有助于提高芯片良率，提升设计效率，降低芯片的总成本。 先进封装是实现Chiplet的前提：Chiplet对先进封装提出更高要求。在芯片小型化的设计过程中，需要添加更多I/O来与其他芯片接口，裸片尺寸有必要保持较大且留有空白空间，导致部分芯片无法拆分，芯片尺寸小型化的上限被pad（硅片的管脚）限制。并且，单个硅片上的布线密度和信号传输质量远高于Chiplet之间，要实现Chiplet的信号传输，就要求发展出高密度、大带宽布线的“先进封装技术”。 Chiplet新蓝海，国产设计大机遇：Chiplet发展涉及整个半导体产业链，将影响到从EDA厂商、晶圆制造和封装公司、芯粒IP供应商、Chiplet产品及系统设计公司到Fabless设计厂商的产业链各个环节的参与者。在芯片设计端，建议关注国内平台化的IP供应龙头芯原股份，积极布局2.5D封装技术的国芯科技，以及国内EDA供应商华大九天、概伦电子、安路科技、广立微。 先进封装如火如荼，产业链全面受益：先进封装生态涵盖从芯片设计、制造、材料的供应商，且对TSV中介板、IC载板等产生新增需求。目前主要参与者为国外头部半导体企业，台积电和英特尔等晶圆制造商不断加码先进封装的资本开支。在逆全球化的背景下，先进封装的国产化不能落后。建议关注先进封装服务商：通富微电、大港股份、同兴达、长电科技；晶圆和封装设备供应商：北方华创、中微公司、华海清科、拓荆科技；量测和检测设备供应商：长川科技、精测电子、华峰测控；IC载板供应商：兴森科技。 风险提示：先进制程提速发展，具备高性价比，造成对先进封装的需求减弱；TSV中介板方案被其他技术方案取代；行业竞争加剧的风险 一、接棒后摩尔时代，Chiplet和先进封装协同创新 二、Chiplet新蓝海，国产设计大机遇 三、先进封装如火如荼，产业链全面受益 “摩尔定律”继续推进所带来的“经济效益”正在锐减。随着制程工艺的推进，单位数量的晶体管成本的下降幅度在急剧降低。从16nm到10nm，每10亿颗晶体管的成本降低了23.5%，而从5nm到3nm成本仅下降了4%。而当芯片制程接近1nm时，就将进入量子物理的世界，现有的工艺制程会受到量子效应的极大影响，从而很难进一步进步了。除此之外，新工艺制程也带来了高昂的科研成本。 先进封装和Chiplet备受瞩目。由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进封装技术，以实现花同样的钱得到更多的晶体管密度和性能。 单位数量的晶体管成本对比每一次制程缩减所需要的成本都有大幅提升 制程 16nm 10nm 7nm 5nm 3nm 芯片面积(mm2) 125 87.66 83.27 85 85 晶体管数量(十亿个) 3.3 4.3 6.9 10.5 14.1 晶粒总数/单片晶圆 478 686 721 707 707 晶粒净产出/单片晶圆 359.74 512.44 545.65 530.25 509.04 晶圆价格($） 5912 8389 9965 12500 15500 晶粒价格($） 16.43 16.43 18.26 23.57 30.45 每10亿个晶体管的成本($） 4.98 4.98 2.65 2.25 2.16 云端运算、大数据分析、人工智能、自动驾驶等领域，对算力芯片的效能要求越来越高。算力芯片的高负载，促使台 积电等芯片制造商采用更全面的方法在系统级别进行优化。 3D芯片堆叠及先进封装技术为晶片级与系统级创新开启了一个新时代。先进封装技术对于产品的效能、功能和成本至关重要。在2.5D和3D先进封装技术方面，台积电已经布局了超过10年。目前，台积电已将2.5D和3D先进封装相关技术整合为“3DFabric”平台，可让客户们自由选配，前段技术包含3D的整合芯片系统（SoICInFO-3D），后段组装测试相关技术包含2D/2.5D的整合型扇出（InFO）以及2.5D的CoWoS系列家族。 金属层间距 （微米 ） SoIC（3D整合芯片系统）CoWoS（2.5D封装）InFO（2D/2.5D封装）Flip-Chip（覆晶封装）其他 凸 块 度 密 （ 个 每 平 方 毫 ） 米 SoC(系统级单芯片)是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。与SoC相反，Chiplet是将一块原本复杂的SoC芯片，从设计时就先按 照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。 Chiplet可看成是硬核形式的IP Chiplet实际上是一种新的设计理念：硅片级别的IP重复使用。设计一个SoC系统级芯片，传统方法是从不同的IP供应商购买一些IP，软核、固核或硬核，结合自研的模块，集成为一个SoC，然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。有了Chiplet概念以后，对于某些IP，就不需要自己做设计和生产了，而只需要买别人实现好的硅片，然后在一个封装里集成起来。 Chiplet的设计理念，有助于提高芯片良率，提升设计效率，降低芯片的总成本。 SoC技术Chiplet技术 芯片上数据的输入和输出(I/O)是计算芯片的命脉。处理器必须与外部世界进行数据的发送和接收。摩尔定律使业界的晶体管密度大约每2年增加2倍，但I/O数据的传输速率每4年才增加2倍，所以芯片需要容纳更多的通信或I/O点才能跟上晶体管密度的增加速度。 Chiplet对先进封装提出更高要求。在芯片小型化的设计过程中，需要添加更多I/O来与其他芯片接口，裸片尺寸有必要保持较大且留有空白空间，导致部分芯片无法拆分，芯片尺寸小型化的上限被pad（硅片的管脚）限制。并且，单个硅片上的布线密度和信号传输质量远高于Chiplet之间，要实现Chiplet的信号传输，就要求发展出高密度、大带宽布线的“先进封装技术”。 封装技术目前主要由TSMC、ASE、Intel等公司来主导，主要是2.5D和3D封装。2.5D封装技术已非常成熟，广泛应用于FPGA、CPU、GPU等芯片，2.5D封装也成为了Chipet架构产品主要的封装解决方案。3D封装能够帮助实现3DIC，即芯粒间的堆叠和高密度互联，可以提供更为灵活的设计选择。但3D封装的技术难度更高，目前主要有英特尔和台积电掌握3D封装技术并商用。 信号传输速度落后于算力速度发展 先进封装与传统封装简单对比 传统封装（以倒装为 例） 先进封装（以Fan-outWLP和2.5D/3D为例） Fan-outWLP 2.5D/3D 系统内存带宽 低 中 高 芯片能耗比 低 高 高 芯片厚度 高 低 中 芯片发热 中 低 高 封装成本 低 中 高 性能 低 中 高 形态 平面、芯片之间缺乏高速互联 多芯片、异质集成、芯片之间高速互联 MPU为Chiplet主要应用下游。Chiplet已应用于MPU、GPU以及FBGA等集成电路领域。据Omdia，Chiplet市场空间将在2024年达到58亿美元，并以 每年31.5%的平均增速，在2035年达到570亿美元。MPU占据Chiplet大部分应用应用场景，Omdia预测2024年用于MPU的Chiplet市场空间25亿美元，约占Chiplet总市场规模的43%。 2.5D/3D封装引领先进封装市场。受益于自动驾驶、人工智能、数据中心等需求驱动，先进封装的市场规模将持续增长。据yole预测，先进封装全球市场规模2021年为321亿美元，至2027年达到572亿美元。由于台积电和英特尔不断加码资本支出，重点发展2.5D/3D封装，2021年至2027年增速最快的技术为2.5D/3D封装，2027年达到148亿美元。 CAGR31.5% CAGR 27.7% 先进封装市场规模（亿美元） CAGR 14.34% 8.17% 13.04% Chiplet全球市场规模预测 先进封装生态涵盖从芯片设计、制造、材料的供应商。包括高性能算力芯片巨头英特尔、英伟达、AMD；存储芯片供应商三星、海力士、镁光；先进封装工艺服务商台积电、英特尔、日月光；IC载板供应商欣兴电子、英特尔、AR&S等。 我国本土供应商在先进封装产业链的参与度较低，在逆全球化的背景下，除了实现高阶芯片制程的自主可控，先进封装的国产化也同样迫在眉睫。 IC载板线宽低至5微米以下 高密度布线的ABF载板 基于TSV的2.5D中介板 使用更少TSV的RDL和HD-FO技术 异质集成技术 将DRAM堆叠在逻辑芯片的3D-IC技术 AI和数据中心增加了对HBM需求 混合键合技术预计在2022-2023年度量产 应用于高性能计算的3DSoC技术，将存储芯片堆叠在算力芯片上 适用于高连接密度和低功耗的混合键合技术 目前全球仅有台积电、英特尔和三星能提供完整的先进封装平台，中国大陆晶圆厂仍站在起跑线外。在国际主流晶圆厂入局先进封装后，封装技术差距也有被进一步拉大的趋势。因此，本土晶圆厂在追赶先进工艺的同时，必须与国际主流厂商保持步调一致。 从先进封装现有发展经验来看，晶圆厂由于拥有更多的晶圆制造经验及高制程的设备，在先进封装领域具备技术和资本优势。但受到美国科技封锁的影响，国内晶圆厂可能无法在体内发展先进封装，因为所需材料和设备同样存在被禁购的可能。我们认为，国内先进封装业务可能由尚未被制裁的封测服务商承接。建议关注通富微电、大港股份、长电科技、同兴达。 聚焦晶圆级芯片封装的TSV、微凸块和RDL等环节，覆盖锡凸块、铜凸块、垂直通孔技术、倒装焊等技术。 2021年与昆山日月光签署协议合作全流程封测项目切入先进封装领域，预计2022年底前投产，月产12英寸全流程金凸 块2万块。 同兴达 可提供多样化Chiplet封装解决方案，并且已为AMD大规模量产Chiplet产品，其中包括GPU产品。 全面覆盖高中低封装技术，以先进封装为主，包括FC、eWLB、TSV、SiP、PiP、PoP、Fanout、Bumping 等。 长电科技 拥有先进节点中段Bumping加工生产线，提供晶圆级测试和封装服务。发展先进的3DI C加工技术和集成方案。 盛合晶微 一、接棒后摩