电子设备行业专题研究：Chiplet与先进封装共塑后摩尔时代半导体产业链新格局

电子设备行业专题研究 / Chiplet与先进封装共塑后摩尔时代半导体产业链新格局 / 2023年01月18日 【投资要点】 摩尔定律遇瓶颈，Chiplet优势凸显。随着半导体制程节点的持续演进，短沟道效应及量子隧穿效应带来的发热、漏电等问题愈发严重，对缩微器件性能产生由量到质的影响。此外，先进工艺节点虽使晶体管的单位成本下降，但使设计的复杂度不断增加，从而提高了设计成本，因此追求经济效能的摩尔定律难以为继。Chiplet将复杂SoC芯片拆解成一组具有单独功能的小芯片单元，通过die-to-die将模块芯片和底层基础芯片封装组合在一起，可以降低成本，加速产品上市周期，并大大改善可靠性。 先进封装技术是Chiplet实施的基础和前提。Chiplet从设计时就按照不同计算单元或功能单元对其进行分解，然后每个单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术将不同功能、不同工艺制造的Chiplet封装成一个系统芯片。Chiplet技术要把原本单个大硅片切成多个再组装起来，单个硅片上的布线密度和信号传输质量远远高于Chiplet之间，为保证整体信号传输速率就必须要发展出高密度、大带宽布线的先进封装技术，尽可能提升在多个Chiplet间布线的数量并提升Chiplet间信号传输质量，因此先进封装技术是Chiplet发展的基石。 国内先进制程发展受阻，Chiplet有望成为国产替代突破口。全球半导体产业博弈升级，国内晶圆厂在先进制程升级上受限。近期《小芯片接口总线技术要求》标准发布，这是中国首个原生Chiplet技术标准，有助于行业规范化、标准化发展，为赋能集成电路产业打破先进制程限制因素，提升中国集成电路产业综合竞争力，加速产业进程发展提供指导和支持。随着Chiplet小芯片技术的发展以及国产化替代进程的加速，在先进制程受到国外限制情况下，Chiplet为国产替代开辟了新思路，有望成为我国集成电路产业逆境中的突破口之一。 挖掘价值投资成长 强于大市（维持） 东方财富证券研究所 证券分析师：邹杰 证书编号：S1160523010001 联系人：夏嘉鑫 电话：021-23586316 相对指数表现 1/183/185/187/189/1811/18 1.18% -6.73% -14.65% -22.56% -30.47% -38.38% 电子设备沪深300 相关研究 《断供风险加剧，高端光刻胶迎国产化良机》 2022.12.27 《PCB板块复盘：成本压力缓解，盈利修复显现》 2022.12.05 《光学光电子系列报告之三：MiniLED正逢其时，车载、商显双轮驱动》 2022.12.01 《新能源提效在即，碳化硅优势显现开启全新增长极》 【配置建议】 2022.11.15 《MiniLED日趋成熟，或迎加速发展期》 随着Chiplet技术生态不断延展和日趋成熟，国内企业利用相关技术积累推动各个产业环节价值链重塑，出现新的业绩增长空间，投资机会也不断浮现，围绕Chiplet技术生态的先进封装、半导体测试、封测设备、IP/EDA等领域优质标的都可能受益并实现价值重估，我们建议关注：国内IP供应龙头企业芯原股份，积极布局先进封装技术的封测厂商通富微电，长电科技与大港股份，半导体测试设备供应商长川科技以及国产EDA龙头厂商华大九天。 2022.11.07 行业研究 电子设备 证券研究报告 2017 【风险提示】 受消费市场影响，下游需求不及预期； 关键性先进封装技术难度大，研发不及预期； Chiplet产能扩张不及预期。 2017 正文目录 1.后摩尔时代各技术路径争鸣5 1.1.摩尔定律遇瓶颈，先进制程经济效益放缓5 1.2.新型器件结构助力摩尔定律延续6 1.3.新技术与新设计理念推动超越摩尔定律9 2.Chiplet架构设计与先进封装技术协同驱动超越摩尔定律10 2.1.Chiplet为后摩尔时代提供新路径10 2.2.Chiplet优势显著11 2.3.Chiplet主流架构设计方案各有优势12 2.4.产业联盟将推动Chiplet市场快速增长14 2.5.先进封装类型丰富，市场广阔16 2.5.1.先进封装工艺发展迅速，种类繁多17 2.5.2.国际龙头厂商加速布局先进封装技术20 2.6.2.5D/3D先进封装为Chiplet主流封装技术26 3.Chiplet引领芯片生态革命，赋能国产替代27 3.1.全球半导体龙头纷纷布局Chiplet，掀起半导体生态革命27 3.2.国际半导体产业博弈升级，国产先进制程发展受限29 3.3.国内原生Chiplet技术标准发布，赋能国产替代30 4.相关标的31 4.1.芯原股份31 4.2.通富微电32 4.3.长电科技33 4.4.长川科技34 4.5.华大九天35 4.6.大港股份36 5.风险提示37 图表目录 图表1：摩尔定律逐步放缓5 图表2：单颗芯片裸片可容纳晶体管数量增长趋势（以80mm面积为例，单位：百万个）6 图表3：不同工艺节点处于各应用时期的芯片设计成本（单位：百万美元）6 图表4：近十年新型器件结构演变7 图表5：不同器件结构优缺点及适用范围7 图表6：GAAFET横截面显微镜照片8 图表7：传统晶体管结构与互补性堆叠晶体管结构9 图表8：基于Chiplet的异构架构应用处理器10 图表9：AMDChiplet技术发展历程11 图表10：Chiplet可以看成是硬核形式的IP11 图表11：裸芯越小整体良率越高12 图表12：主流Chiplet设计方案13 图表13：UCIe产业联盟董事会14 图表14：UCIe支持在封装上交付平台的开放式Chiplet生态系统15 图表15：UCIe当前所覆盖的封装形式15 2017 图表16：Chiplet全球市场规模预测16 图表17：2021-2027全球先进封装市场预测18 图表18：Bumping与CopperPillar示意图18 图表19：倒装与引线键和对比18 图表20：RDL原理示意图19 图表21：基于Interposer和TSV技术的2.5D封装芯片19 图表22：TSV基本结构示意图20 图表23：典型先进封装技术类别20 图表24：传统封装与WLP晶圆级封装对比示意图21 图表25：FOWLP与FOPLP示意图比较22 图表26：EMIB封装技术示意图23 图表27：CoWoS封装技术示意图23 图表28：HBM技术示意图24 图表29：Foveros3D封装技术示意图24 图表30：3DIC与SoIC集成比较示意图25 图表31：三星X-Cube示意图25 图表32：支持Chiplet的底层封装技术代表26 图表33：AMD锐龙处理器复用了宵龙的I/O27 图表34：台积电3DFabric平台27 图表35：苹果M1Ultra芯片28 图表36：三星公司I-Cube2.5D封装28 图表37：英特尔首款基于Chiplet设计的至强处理器SapphireRapids29 图表38：华为鲲鹏920处理器30 图表39：龙芯中科3D5000初样芯片30 图表40：Chiplet标准体系设计30 图表41：芯原股份主要服务内容32 图表42：2015-2021年通富微电营业收入（亿元）33 图表43：2021年全球委外封测市场占有率34 图表44：长川科技主营产品包括测试机、分选机以及探针台等集成电路测试设备35 图表45：华大九天产品体系发展简要历程36 图表46：Chiplet产业链建议关注公司（截至2023年1月18日）37 2017 1.后摩尔时代各技术路径争鸣 1.1.摩尔定律遇瓶颈，先进制程经济效益放缓 量子物理效应制约摩尔定律正常延续。最近半个多世纪信息技术的高速发展很大程度上可以归因于摩尔定律的持续。摩尔定律是英特尔创始人之一的戈登·摩尔于1965年提出经验规律，其指出集成电路上可以容纳的晶体管数目 在大约每经过18个月到24个月便会增加一倍，即处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。近几十年来摩尔定律的延续带来了算力的指数级增长、生产效率的极大提高以及人类生活形态的根本变化。但是，遵循摩尔定律的芯片技术发展不可永久持续。随着半导体制程节点的持续演进，短沟道效应以及量子隧穿效应带来的发热、漏电等问题愈发严重，对缩微器件的性能产生由量到质的影响，追求经济效能的摩尔定律日趋放缓，难以为继。目前集成电路行业已经进入到了后摩尔时代，为保障芯片性能的不断提升，身处后摩尔时代需要进一步发展新理论和新技术来延续摩尔定律（MoreMoore）或超越摩尔定律（MorethanMoore）。延续摩尔定律主要是指在晶体管结构优化和工艺微缩方向继续挖掘，超越摩尔定律则是转向探索系统级架构优化，新材料替换，制造方法和算法优化等。 图表1：摩尔定律逐步放缓 资料来源：AMD，东方财富证券研究所 摩尔定律继续推进所带来的经济效益正在锐减。随着先进工艺节点不断演进，芯片的线宽不断缩小，单颗芯片上可容纳的晶体管数量也快速增加，单位面积性能得以相应提升。根据IBS报告，以80mm²面积的芯片裸片为例，在16nm工艺节点下，单颗裸片可容纳的晶体管数量为21.12亿个；在7nm工艺节点下，该晶体管数量可增长到69.68亿个。单位面积下晶体管数量的快速上升促使晶体管的单位成本快速下降。根据IBS报告，以全球某领先智能手机公司为例，其晶体管的生产成本在16nm工艺节点下为每10亿个晶体管4.98美元，而7nm工艺节点下仅为2.65美元。但是整体来讲，摩尔定律持续推进所带来的成本下降正在逐步放缓，例如从16nm工艺节点到10nm工艺节点，每10亿 颗晶体管的成本降低了约24%，而从5nm工艺节点到3nm工艺节点成本仅下降了4%。当芯片制程进一步接近1nm时，量子物理的影响将非常显著，现有工艺制程会受到量子效应的极大影响，因此很难进一步往前推进。除此之外，新工艺制程也带来了极其昂贵的研发成本。 图表2：单颗芯片裸片可容纳晶体管数量增长趋势 （以80mm面积为例，单位：百万个） 图表3：不同工艺节点处于各应用时期的芯片设计成本（单位：百万美元） 18000 16000 14000 12000 10000 8000 6000 4000 2000 0 16nm12nm10nm7nm7nm Plus 5nm3nm 600 15680 12544 8360 6968 3920 2112 2536 500 400 300 200 100 0 65nm40nm28nm22nm16nm10nm7nm5nm 早期应用时期主流应用时期成熟应用时期 2017 资料来源：IBS，芯原股份招股说明书，东方财富证券研究所资料来源：IBS，芯原股份招股说明书，东方财富证券研究所 先进工艺节点逐渐提高芯片设计成本。先进工艺节点虽使晶体管的单位成本下降，但使设计的复杂度不断增加，因而提高了设计成本。根据IBS报告，以先进工艺节点处于主流应用时期的设计成本为例，工艺节点为28nm时，单颗芯片设计成本约为0.41亿美元，而工艺节点为7nm时，设计成本则快速升至约2.22亿美元。即使工艺节点达到成熟应用时期，设计成本大幅度下降的前提下，相较同一应用时期的上一代先进工艺节点，设计成本仍存在显著提升。较高的设计成本给芯片设计公司带来了较大的设计挑战。除此之外，在晶圆制造方面，先进工艺节点也会相应提升晶圆厂相应产线的开发成本和搭建成本，从而提升芯片设计的样片流片成本，使得芯片设计公司的设计风险进一步增加。 1.2.新型器件结构助力摩尔定律延续 新型器件结构暂缓摩尔定律失效。在45nm工艺制程之前摩尔定律基本可以正常延续，而到了45nm工艺节点时，过大的泄漏电流已经让微缩难以为继，因此英特尔采用了被称为high-k的崭新材料来制造晶体管闸极电介质，晶体管闸极的电极也采用了新的金属材料组合。而当工艺制程进一步演进到28nm以下时，传统的平面晶体管