电子行业周报：AMD超算新品发布，电子多板块受益

AMD发布新一代AI超算产品。MI300XGPU加速器是AMD Instinct MI300系列的新一代超算产品，专为大模型等先进AI模型而设计。MI300X将12个 5nm chiplets封装在一起，共有1530亿颗晶体管。芯片采用基于CDNA 3的GPU和高达192GB HBM3内存，该内存提供5.2 TB/s的内存带宽和896GB/s的无限带宽，其内存密度是英伟达H100的2.4倍，带宽是英伟达H100的1.6倍。MI300A是全球首款面向AI和高性能计算的APU加速器。MI300A将多个CPU、GPU和高带宽内存通过Chiplte合封在一起，共有1460亿颗晶体管。MI300A采用 5nm 和6nm 制程、基于CDNA 3的GPU架构，搭配24个Zen 4核心及128GB HBM3，较MI250提供了8倍以上的性能和5倍以上的效率。MI300A目前已可为客户提供样品，MI300X将在2023Q3开始向客户提供样品。AMD CEO苏姿丰表示，两款产品都将在2023Q4进行批量生产，同时苏姿丰预测，到2027年，数据中心AI加速器总潜在市场规模将增长5倍，从2023年的约300亿美元左右增长至2027年的1500亿美元以上，cagr超50%。 加速计算带动高性能存储需求。我们认为2024-2025年随人工智能算力需求进一步提升，将快速提高对存储器件高带宽的高传输速率要求，2024年预计在不考虑高级封装技术带来的高多层堆叠和内存宽度提升下 ， 将实现接口速度高达7.2Gbps的HBM3p，从而将数据传输率相比这一代进一步提升10%，堆叠总带宽将提升到5TB/s以上。HBM将在高算力服务器、人工智能计算以及超大规模数据中心广泛应用。 高算力背景下，Chiplet是未来趋势，先进封装市场将持续增长，供应链国产化势在必行。根据Yole预计，2021年全球先进封装市场规模374亿美金，到2027年有望达到650亿美金，2021-2027 CAGR 10%，在整个封装行业占比超过一半。 先进封装中混合键合间距、凸点尺寸、RDL线宽线距等持续微缩。海外龙头三星、AMD、台积电、英特尔等在先进封装产品和技术上的布局如火如荼。贸易摩擦背景下，封装产业链本土化势在必行，国产先进封装供应链有望深度受益。 AI时代高速传输不可或缺，接口芯片空间广阔。数据中心云服务商等不断增加资本开支以降低字节成本，超大规模数据中心400G、800G交换机渗透加速，高性能服务器不断升级迭代，高速、低功耗接口传输方案是未来趋势。NVDA预计2023H2大幅增加生成式AI及超算供应印证需求，接口芯片量价齐升趋势确定。 CREDO表示公司产品对应高速接口市场未来几年的总体TAM将超过50亿美元。 同时公司针对USB和PCIe等目标市场的新兴解决方案将为公司的TAM增加30亿美元。MRVL表示公司AI相关收入将从2023财年的2亿美元至少翻一番，并在2025财年再次翻番。 算力升级带动PCB量价齐升，国内厂商深入布局。服务器内部需要多种形式的PCB，包括服务器主板、硬盘背板、电源背板、网卡等。AI服务器算力性能跃升，内部PCB产品层数及性能较传统服务器显著提高，价值量跃升。数据中心400G和800G的加速渗透将驱动交换机市场规模进一步增长，高传输速率交换机对应PCB层数及高频高速传输性能要求均大幅增加。英伟达此前发布的Spectum-4以太网交换机内部搭载48块PCB，较传统交换机PCB用量大幅增长。 本周行情回顾。根据Wind，本周（6.12~6.16）申万电子板块涨幅为3.99%，半导体涨幅3.40%，消费电子涨幅7.13%。细分板块中，光学元件、品牌消费电子等超额收益最大，分别为7.86%、7.60%。 高度重视国内半导体、AI高算力芯片、高端存储、先进封装、汽车产业格局将迎来空前重构、变化，以及消费电子细分赛道龙头。相关核心标的见尾页投资建议。 风险提示：下游需求不及预期，中美科技摩擦。 一、AMD发布下一代AI超算平台 AMD发布新一代MI300XAI加速器。MI300XGPU加速器是AMD Instinct MI300系列的新一代超算产品，专为大模型等先进AI模型而设计。MI300X将12个5nm chiplets封装在一起，共有1530亿颗晶体管。芯片采用基于CDNA 3的GPU和高达192GB HBM3内存，该内存提供5.2 TB/s的内存带宽和896GB/s的无限带宽，其内存密度是英伟达H100的2.4倍，带宽是英伟达H100的1.6倍。 图表1：AMDInstinctMI300X 图表2：MI300X同H100存储性能对比 MI300A：全球首款面向AI和高性能计算的APU加速器。MI300A将多个CPU、GPU和高带宽内存通过Chiplte合封在一起，共有1460亿颗晶体管。MI300A采用 5nm 和6nm 制程、基于CDNA 3的GPU架构，搭配24个Zen 4核心及128GB HBM3，较MI250提供了8倍以上的性能和5倍以上的效率。AMD还公布了其AMD Infinity架构，将8个MI300XGPU加速器连接在一个模块中，可提供1.5TB HBM3内存。 图表3：AMDInstinctMI300A 图表4：AMD计算架构路线图 AMD发布云原生处理器Bergamo。AMD第四代EPYC Genoa处理器在云计算工作负载方面的性能是英特尔竞品的1.8倍，在企业工作负载方面的性能是英特尔的1.9倍。 云原生处理器对吞吐量要求极高，需要最高的性能、可扩展性、计算密度和能效支持。 Bergamo处理器为企业和数据中心云计算提供强大支持。 图表5：AMD第四代EPYCGenoa处理器 图表6：AMD第四代EPYCBergamo处理器 Bergamo处理器每个插槽有128个核心、256个线程，分布在8个CCD上，每个CCD的核心数量是Genoa处理器16个核心的两倍，并采用全新Zen 4c内核设计，支持一致的x86 ISA。Zen 4c内核架构针对性能和功耗进一步优化，其面积较Zen4缩小了35%，且性能功耗比显著提高。 图表7：BergamoChiplet架构 图表8：“Zen 4c”对比“Zen 4”架构面积减小35% MI300A目前已可为客户提供样品，MI300X将在2023Q3开始向客户提供样品。 AMDCEO苏姿丰表示，两款产品都将在2023Q4进行批量生产，同时苏姿丰预测，到2027年，数据中心AI加速器总潜在市场规模将增长5倍，从2023年的约300亿美元左右增长至2027年的1500亿美元以上，cagr超50%。 图表9：MI300A、MI300X推出节奏 图表10：数据中心加速计算市场规模 二、加速计算带动高性能存储需求 HBM主要是通过TSV工艺进行芯片堆叠，以增加吞吐量并克服单一封装内带宽的限制，将数个DRAM裸片像楼层一样垂直堆叠。HBM有两大核心特征。 1）DRAM颗粒以3D封装方式垂直摆放。 2）3D DRAM与GPU/CPU通过interposer合封，实现直接连接。 这两个技术特征，目的是解决传统DRAM与CPU/GPU通过主板（Motherboard）连接的信号延迟与电磁干扰。 图表11：各代HBM产品的传输路径配置 图表12：HBM内存堆叠示意图 HBM对比其他DRAM内存（如DDR4或GDDR6）相比，拥有较宽内存总线。一个HBM stack由4个DRAM die（4-Hi）堆叠而成，并拥有8个128位信道（每个die上2个），总宽度为1024位。因此，具有四个4-Hi HBM stack的GPU将拥有4096位宽度的内存总线。相比之下，GDDR存储器的总线宽度为32位，同样16个信道则只具有512位存储器接口。HBM支持每个package的容量最多为4GB。对比第一代HBM，第二代高带宽存储HBM2，该标准指定了每个stack多达8个die，将pin传输速率提高一倍来到2 GT/s。保留1024位宽的存取，HBM2能够达到每个package 256GB/s存储带宽。HBM2规范允许每个package容量高达8GB，其性能也是超于同期DRAM内存。 图表13：HBM2与其他几种内存方案的参数对比 HBM技术已在高算力服务器、人工智能计算以及超大规模数据中心应用。HBM其架构因为使用额外的硅联通层，通过晶片堆叠技术与处理器连接，其封装及工艺难度远大于现有技术，每个HBM堆叠都有上千个连接，使得其良率现阶段较现有传统DRAM较低，同时单产品成本也相对较高。现阶段很难应用到成本敏感度较高的消费电子设备中，还是以数据中心服务器及高算力设备等应用为主。但随整体人工智能带动高算力设备的发展，对于存储传输速率的需求将逐步提高，未来或将有利于HBM技术的进一步发展。 我们认为2024-2025年随人工智能算力需求进一步提升，将快速提高对存储器件高带宽的高传输速率要求，2024年预计在不考虑高级封装技术带来的高多层堆叠和内存宽度提升下，将实现接口速度高达7.2Gbps的HBM3p，从而将数据传输率相比这一代进一步提升10%，从而将堆叠的总带宽提升到5TB/s以上。 图表14：HBM技术性能发展 三、先进封装势在必行 先进封装延续摩尔定律，市场规模持续增长。根据Yole预计，2021年全球先进封装市场规模374亿美金，到2027年有望达到650亿美金，2021-2027 CAGR 10%。从整个封装行业的占比来看，先进封装有望在2027年超过50%，即超过传统封装的市场规模。 先进封装中嵌埋式、2.5D/3D、倒装技术都将实现高复合增速。 图表15：2021-2027年全球先进封装市场预测（十亿美金） 先进封装中混合键合间距、凸点尺寸、RDL线宽线距等持续微缩。根据Yole的先进封装技术路线演进图可以看到，晶圆对晶圆的混合封装的间距到2027年有望达到小于0.5微米的尺寸，2021年之后，凸点尺寸也在向着更小的50-40微米升级，RDL的线宽线距亦有望低于2/2微米。先进封装在整体趋势上向着更小的线宽线距和尺寸发展。 图表16：先进封装技术路径演变 SK海力士开发出世界首款12层堆叠HBM3 DRAM，AI带动高端存储器需求增长。 2023年4月，SK海力士宣布公司全球首次实现垂直堆叠12个单品DRAM芯片，成功开发出最高容量24GB的HBM3 DRAM新产品，并正在接受客户公司的性能验证。HBM DRAM是实现需要高性能计算的生成式AI所必要的存储器半导体产品，近期随着AI Chatbot产业的发展，高端存储器需求也随之增长。 AMD布局3D V-Cache，引领高性能计算应用。3D V-Cache使得AMD能够在CPU上堆叠缓存，首款采用该技术的产品为Ryzen 7 5800X3D。其中混合键合技术来自于台积电的SoIC，使用铜对铜直接键合，没有任何类型的焊料凸点。因此其连接密度为2D封装的200倍，互联密度是微凸块（Micro Bump）的15倍，集成度大大提高。 图表17：AMD多年来始终走在封装技术革新前沿 图表18：AMD使用3D CHIPLET封装架构 台积电入局先进封装，3DFabric技术平台势头正盛。台积电于2011年开始布局先进封装，当前其3DFabric包含前端SoIC技术和后端CoWoS、InFO封装技术。前端芯片堆叠技术“SoIC”，其特点是在不实用后段集成中的凸块的情况下，将芯片堆叠在一起。SoIC的设计实际上是在创造键合界面，这样芯片就可以直接叠在芯片上面。SoIC是台积电异构小芯片封装的关键，具有高密度垂直堆叠性能，与CoWoS和InFO技术相比，SoIC可以提供更高的封装密度和更小的键合间隔。此外，SoIC还可以与CoWoS/InFO共用，基于SoIC的CoWoS或InFO封装将会带来更小的芯片尺寸，实现多个小芯片集成。 图表19：台积电3DFabric技术平台 Co