长江存储专家解读–20221011

Q：NANDFlash不同层数工艺之间设备差别？ 半导体主要是光刻、刻蚀、薄膜沉积、扩散四大工艺。长存做3D关键是刻蚀和薄膜沉积机台。 光刻是在晶圆表面进行的工艺，涂抹、显影、曝光，不管多少层都是在晶圆表面进行，和逻辑制程的线宽、最小分辨率有关。目前长存最小的也是20+nm，光刻受限还好。 ——荷兰ASML。 没有用到EUV光刻机。 扩散主要是高温制程，加温、氧化炉等高温处理过程，和半导体的层数没有关系，不管多少层都是把晶圆放进去处理。限度相对小。 刻蚀工艺，层高很高，介质膜（氧化硅、氮化硅）很厚，128层是指氮化硅层数有128层，氧化硅在顶部和底部分别多一层。多层累上去128层就有12万A，逻辑一般几百、几千A，存储的膜特别厚，232层是13万A。 高层数要求较高的图像保真度。 ——泛林、LAM。 薄膜工艺，刻蚀结束后，要在深口/槽中沉积薄膜，工艺上核心参数是台阶覆盖率，如果最顶上长100A，底下需要达到95%的厚度，气体是从顶部往下通气，要达到均一性是薄膜机台的难点。 ——应用材料AMAT。 不同层的设备主要是64、128时不同版本的机台，如果都是AMAT的薄膜设备，会有A、B系列等等，64层的机台在128层的时候台阶覆盖率未必能达到要求。 AMAT本身就有一系列产品线。 层数升高后需要购买新的机台，以达到工艺要求。 ——这也是在清单中写明和层数相关的设备限制的原因。刻蚀机台也是一样的Q：具体的薄膜沉积类型？ 沉积氧化硅、氮化硅一般都会CVD，和金属相关的（连线、金属钨、铜、barrierlayer等缓冲层）一般都是PVD，深孔、深槽填充一般都是原子级别的ALD工艺。 硅晶圆衬底是平的，一层层沉积也是平的，这类简单一些，用PECVD（plasma模式），这部分受限不大。受限比较大的是和层数相关的深孔、深洞，台阶相关的设备，需要ALD。 Q：薄膜设备方面，非A替代设备/国产设备的进展？ 北方华创有一些机台在做demo，64层工艺，目前128及以上的比较困难（也有demo），有快2倍的深度差异，机台能力有差异。主要是沉积孔洞中的氧化物、氮化物，PECVD。 北方华创的高温炉已经进产线量产。 目前国内能进产线用的，就是用于平面结构膜生长的设备，例如拓荆的PECVD设备，64层。 Q：刻蚀设备情况？ 非常深的Trench刻蚀在存储中就是2-3道工艺。 ——十万+A深度，宽度就是100nm，预计深宽比是100：1左右。浅槽方面，逻辑需要6-7层金属线。 刻蚀有部分东京电子TEL的，特别深的深孔刻蚀、后端做金属线（铜制程先电镀做浅槽再CMP磨掉后留下铜线，此前的刻槽用的是LAM）Chanelhole用的是东京电子TEL的rk系列。 浅槽的中微也可以做。用双大马士革工艺。 以ICP为主，尤其是低介电常数介质膜的刻蚀。如果日本设备不受限制，那么深孔刻蚀是不受限的。 浅槽国内本身就有部分可以做。 Q：刻蚀设备国产替代情况？ 深孔刻蚀无法完全替代，浅槽刻蚀能做好就有不错的市场空间了。长存研发的时候一直用的就是TEL的RK系列。Q：其他设备的进展？ 量测设备：不像刻蚀和薄膜，缺少了就进行不下去，量测是抽检。量测被卡也会很难受，但不是缺了就做不下去。 量测机台迭代不如工艺机台快，以前的设备后续也可以继续使用。 无法采购到新设备，对应的就是产能不够，或者选择降低抽检比例，对应良率降低。 CMP机台：不同层数设备差别不大，和光刻一样都是晶圆表面进行。国内华海清科的钨的CMP机台在长存份额可能有30%+。Q：生产过程中的歪斜、孔对其等问题对设备有什么样的要求？ 这是一个系统方案。 这是fab的know-how，属于工艺整合部门的任务。 Q：IO的速度如何提升？ 逻辑端和存储端，越近越好。 以前是存储和逻辑平铺，距离偏大。 长存的Xpacking技术把存储和逻辑晶圆分开做，通过晶圆级封装合在一起，再通过键合工艺连接起来。 Q：层数增加对封装过程中的设备的要求？ 膜越来越多，会有应力、晶圆卷翘等问题，会影响键合效率，需要调整填充膜的盈利参数，但是和设备没什么大关系。 Q：对于18nm及以下的长鑫dram产品有什么影响？ Dram也是线宽越小越好。和薄膜的关系没有那么紧密。 和逻辑更类似，因此被卡和SMIC被卡14nm类似。 Q：长存产能规划？ 已经投产的是1期的10万片，除了4-5k片是研发线产能，剩下64、128各一半。 2期规划128和232层。 第一阶段4-5w片，22年初设备导入，年底起量，已经进入洁净室，剩下的工作是fab的工程师完成的。 3期规划232层，没有签设备订单的情况下，会受限。 目前已经有的是15万片，剩下的15万片不确定能否扩产。 128层2021年初量产，交到量产部门以后，边量产边测试demo、替换成国产设备，但是研发线都是用的最新的设备，22年7-8月研发成功 232层，原本是要开始采购设备了，但是被卡了，那么原本积累的一些经验需要重新去测试积累。目前看，即便是128层做设备替换，也会比232层效率高。 Q：是否会以后都扩产64层？ 这块主要还是是否盈利和盈利多少的区别，一片晶圆做的数量越多，层数越多单位成本会越低，64层研发出来的时候别人128层已经量产，那时候长存没有成本优势，那时候长存64层是保本生产，那时候也不能说不赚钱不生产，至少要去参与市场，别人才知道有你这个厂商存在，先5 万片去做，后面规划是没有64层。 64层有3~4年，如果能够通过costdown有利润的话，如果实在128层、232层被限制死的话，可能会考虑去做64层，这样有个问题设备换了，成本非常大，未来如果放开，好多设备得重新采购，可能后面看看有没有高层留下来的消息怎么弄。 美国那边卡的设备还是很精准的。 Q：长存进入苹果（A客户），苹果能从长存得到什么？是否可能帮长存去游说？ 2020年3月，128层有5%的良率就开始给苹果送样测试，2022年已经有长存的产品进入苹果公司，苹果是基于产业链的合理规划安排，存储的垄断太高了，基本就是2~3家公司（韩国、美国），行业里有个笑话，只要看到三星、海力士着火、停电内存就要涨价，也是反应垄断程度挺高的，如果能够多出来的供应商选择，苹果愿意去考虑，长存的性能不差，只是前期成本贵一点。 这种情况下，多一个供应商是一个很好的选择。 我相信各个设备公司肯定也是想，如果只是说设备公司自身，不希望失去这笔订单的，国内的量挺大，不止长存，各大逻辑公司也是这些设备。就看申诉期内能不能出名单了。 Q：smic被制裁后的游说比较成功的，也拿到了14nm以上的许可证？是的。 Q：是否有试过ASM的ALD？不是特别了解。 Q：现在这几个海外美系、日系、欧系现在销售人员状况？ 欧洲我了解比较多的，ASML光刻机态度一直卡EUV，DUV还好，长存用不到EUV。日本主要刻蚀机台目前来说也还好。 Q：LAM已经有人从长存撤离，不驻场了，是真的吗？ TEL呢？ LAM是的，因为是美系公司。TEL应该不会有影响。Q：长存未来发展的推演？ 如果美方卡的没有那么严格的话，最好是赶紧去做申诉。 主要卡贸易合规的东西，证明终端客户没有涉及制裁的国家，如果能够申诉成功可以继续采购，如果后面真的进名单，可能232层后续影响， 128层已经有10万片产能设备已经到位，克服一些厂商的support问题不大。 232层的扩充是个问题，这个受限，只能保证15万片产能生产。 Q：可以进行申诉，申诉成功率，美国就是想卡128层及以上？ 并不清楚美国的意图，从我们从业人员来说，美国有点想故意卡你，就是看你刚做出来成绩就把你限制了，之前smic也是在asml定EUV光刻机，每次卡的节点都是恰到好处，从国家战略角度就是故意去卡你。 Q：长存和smic的区别，14nm/28nm卡主了，长存就不一样，有成本考虑？ 其实smic也一样，及时长存15万片产能也能活下去，研发节奏就跟不上别的公司，smic做成熟工艺也有不错的利润，差距会越来越大。 Q：之前长存本来规划15（5万64层，10万片128层）+15万片（232层）？能够生存，后续更先进的东西就受限。 Q：三星、美光继续往下走，是不是128层就毫无竞争力？ 不是说毫无竞争力，只是竞争力越来越差，国内低端应用也是有的。 Q：存量产线运营是否会有问题？ Fab本身是有设备工程师的，会维护设备。 一些关键的零部件更换等，如果没有原厂的工程师指导，保养周期可能会拉长（从1天到2-3天）。以及新机台进来后的装机速度会受到影响。 但不影响存活。 Q：美国限制128层设备时，对于可以用于64和128nm的通用设备的限制如何？美方的制裁直接卡在痛点上。 和层数无关的，例如湿法工艺、CMP机台、高温管机台，国内有替代方案。除了光刻机。 除了光刻机目前只有ASML，就是和层数相关卡的很严格，你去采购只能采购某个机台的某个型号，肯定会涉及层数更高的制程。刚开始提到的检测设备和层数没关系。 Q：设备零部件是否会有类似的问题？ 我之前有同事在海康，直接进了实体清单，零部件也会受限，UVL名单还好，去申诉，如果进了CCL确实会受限，连零部件也会受限制。 Q：3Dnand的离子注入设备是否会受影响？目前长存这边国产没有能做的很好的。 这类机台和层数无关，用量也不大。 只能去申诉证明只做64层，申请许可的过程会有歧义不确定。