电子行业深度报告：先进封装助力产业升级，材料端多品类受益

互连工艺升级是先进封装的关键，材料升级是互连工艺升级的基础 先进封装技术在重布线层间距、封装垂直高度、I/O密度、芯片内电流通过距离等方面提供更多解决方案，助力芯片集成度和效能进一步提升。通过凸块（Bumping）、重布线（RDL）、硅通孔（TSV）及混合键合等关键互连工艺，满足半导体行业快速发展中日益提升的集成化需求。而工艺的升级，往往会伴随着材料端的升级与需求的提升，国产先进封装材料方兴未艾。 先进封装带动半导体材料新需求，多品类有望受益 PSPI光刻胶：PSPI是先进封装核心耗材之一，主要应用于再布线（RDL）工艺，不仅为封装提供必要的电气、机械和热性能，还能实现高分辨率的图案化，大幅减少了光刻工艺流程。目前，全球PSPI市场被外企高度垄断，CR4全球市占率合计达到93%，国产替代需求迫切。国内企业如鼎龙股份正积极突破，放量在即。 深孔刻蚀类电子特气：深孔刻蚀类电子特气以含氟特气如SF、 C4 F等为主，主要应用于TSV工艺。国内企业正加速刻蚀气体国产替代，如华特气体、中船特气、金宏气体等在刻蚀气体领域均取得了技术突破，并开始逐步替代进口产品。 电镀液：电镀工艺广泛应用于先进封装，电镀液是核心原材料。具体而言，TSV、RDL、Bumping、混合键合都需要进行金属化薄膜沉积，这将显著拉动电镀液需求。目前，全球电镀液供应以外企为主，CR5全球市占率69.49%。中国电镀液正经历由依赖进口向国产化转变的重要阶段，上海新阳、艾森股份进展国内领先。 靶材：靶材为薄膜制备技术中的关键原材料，主要作用为制作导电层，通常配合电镀液使用。在先进封装工艺中，靶材在RDL、TSV、Bumping、混合键合工艺中均有使用。国内靶材企业已经基本实现国产替代，其中江丰电子为代表性企业。 CMP材料&临时键合胶：CMP材料在先进封装中的作用主要为抛光和减薄，因此其在TSV工艺中应用较多。目前CMP材料已经具备国产替代条件，其中抛光垫代表企业为鼎龙股份、抛光液代表企业为安集科技。临时键合胶的作用为在晶圆减薄过程中提供机械支撑，目前全球临时键合胶市场由外资高度垄断CR3全球市占率约40%。中国大陆企业起步较晚，鼎龙股份有望率先实现突破。 环氧塑封料&硅/铝微粉：环氧塑封料核心作用是为芯片提供防护、导热、支撑等，先封封装尤其是2.5D/3D封装，对环氧塑封料的流动性、均匀性和散热性提出了更高的要求，进而对其核心原材料硅/铝微粉的粒径大小、均一性、放射性等要求更加严格。目前，先进封装用高端环氧塑封料和硅/铝微粉依旧被日韩企业所垄断，国内企业如华海诚科、联瑞新材、壹石通等正加速突破。 投资建议 推荐标的：鼎龙股份、金宏气体、江丰电子、上海新阳。 受益标的：联瑞新材、安集科技、华特气体、中船特气、强力新材、艾森股份、华海诚科、壹石通。 风险提示：景气复苏不及预期、技术进展缓慢、国产替代不及预期。 1、互连工艺升级是先进封装的关键，材料升级是互连工艺升 级的基础 先进封装技术路径多元化，技术持续创新迭代，在市场需求的推动下，传统封装不断创新、演变，出现了各种新型的封装结构。随着封装技术进步和下游市场对于产品小型化需求增长，SiP（系统级封装）和PoP（Packageonpackage，叠成封装技术）奠定了先进封装时代的开始，以实现更高的集成密度。2DIC封装技术（如倒装芯片Flip-Chip、晶圆级封装WLP）和3D IC封装技术（如硅通孔，TSV）的出现，进一步缩短了芯片之间的互连距离。近年来，先进封装的发展势头迅捷，如台积电的InFO（集成扇出）和CoWoS（Chip On Wafer OnSubstrate）、日月光的FOCoS（基板上扇出芯片）、Amkor的SLIM（无硅集成模块）和SWIFT（硅晶圆集成扇出技术）等。 先进封装主要技术平台包括：倒装（FC）、晶圆级封装（WLP）、2.5D、3D封装等。支持这些平台技术的主要互连工艺包括凸块（Bumping）、重布线（RDL）、硅通孔（TSV）、混合键合等，互连工艺升级是先进封装的关键。 图1：各类型先进封装主要包含bumping、RDL、TSV及键合等互连工艺 1.1、凸块（Bumping）：多种先进封装形式的基础工艺 凸块（bumping）为先进的晶圆级工艺技术之一，将晶圆切割成单个芯片之前，在基板上形成由各种金属制成的“凸块”或“球”。晶圆凸块为倒装芯片或板级半导体封装的重要组成部分，已成为当今消费电子产品互连技术的标准。凸块在管芯和衬底之间提供比引线键合更短的路径，以改善倒装芯片封装的电气、机械和热性能。 倒装芯片互连可减少信号传播延迟，提供更好的带宽，并缓解功率分配的限制。 不同类型的凸块材料，其互连方法有所不同。凸块按照材料成分来区分，主要包括以铜柱凸块（Cu Pillar）、金凸块（Au Bump）、镍凸块（Ni Bump）、铟凸块（In Bump）等为代表的单质金属凸块和以锡基焊料为代表的焊料凸块（Solder Bump）及聚合物凸块等。凸块互连相关技术包括材料选择、尺寸设计、凸块制造、互连工艺及可靠性和测试等。不同的凸块材料，其加工制造方法各不相同，对应的互连方法和互连工艺中的焊（黏）接温度也不尽相同。 表1：不同类型凸块材料与互连方法有所不同 晶圆凸块技术制作过程复杂，需要清洗、溅镀、曝光、显影、电镀去胶、蚀刻和良品测试等环节，其对应材料需求为清洗液、靶材、电镀液、光刻胶、显影液、蚀刻液等。具体工艺如下： 首先，采用溅射或其他物理气相沉积的方式在圆片表面沉积一层钛或钛钨作为阻挡层，再沉积一层铜或其他金属作为后面电镀所需的种子层。在沉积金属前，圆片先进入溅射机台的预清洁腔体，用氩气等离子去除焊盘金属表面的氧化层。 其次，在圆片表面旋涂一定厚度的光刻胶，并运用光刻曝光工艺，以改变其在显影液中的溶解度。光刻胶与显影液充分反应后，得到设计所需的光刻图形。 再则，圆片进入电镀机，通过合理控制电镀电流、电镀时间、电镀液液流、电镀液温度等，得到一定厚度的金属层作为UBM（Under Bump Metallization，凸点下金属化层）。在有机溶液中浸泡后，圆片表面的光刻胶被去除；再用相应的腐蚀液去除圆片表面UBM以外区域的溅射种子层和阻挡层。 最后，在植球工序中，需要用两块开有圆孔的金属薄板作为掩模板，位置与圆片表面UBM的位置相对应。在植球前，先用第1块金属掩模板将助焊剂印刷到UBM表面；再用第2块金属掩模板将预成型的锡球印刷到UBM上；最后，圆片经过回流炉使锡球在高温下熔化，熔化的锡球与UBM在界面上生成金属间化合物，冷却后锡球与UBM形成良好的结合。 采用电镀的方式也可以得到焊球凸块，即在电镀UBM完成后，接着电镀焊料； 去除光刻胶和腐蚀溅射金属后，经过回流，得到焊球凸块。电镀方式也是铜柱凸块和金凸块加工的常用方法。 图2：凸块（bumping）工艺流程主要分为8个步骤 电子器件向更轻薄、更微型和更高性能进步，促使凸块尺寸减小，精细间距愈发重要。凸块间距（Bump Pitch）越小，意味着凸点密度增大，封装集成度越高，难度越来越大。行业内凸点间距正在朝着20μm推进，而实际上巨头已经实现了小于10μm的凸点间距。如果凸点间距超过20μm，在内部互连的技术上采用基于热压键合（TCB）的微凸块连接技术。面向未来，混合键合（HB）铜对铜连接技术可以实现更小的凸点间距（10μm以下）和更高的凸点密度（10000个/mm），并带动带宽和功耗双提升。随着高密度芯片需求的不断扩大带来倒装需求的增长，Bumping的需求将不断提升，相关材料需求也将不断提升。 图3：Bump尺寸与间距随着技术提高，逐步缩小 1.2、重布线层（RDL）：芯片电气延伸与互连的桥梁 RDL（Re-Distribution Layer，重布线层）为先进封装的关键互连工艺之一，可将多个芯片集成到单个封装中。在介电层顶部创建图案化金属层的过程，将IC的输入/输出（I/O）重新分配到新位置。新位置通常位于芯片边缘，可以使用标准表面贴装技术（SMT）将IC连接到印刷电路板（PCB）。RDL技术使设计人员能够以紧凑且高效的方式放置芯片，从而减少器件的整体占地面积。 图4：重布线层（RDL）将I/O重新分配到芯片边缘 晶圆级金属重布线制程在IC上涂布一层绝缘保护层，再以曝光显影的方式定义新的导线图案，然后利用电镀技术制作新的金属线路，以连接原来的芯片引脚和新的凸点，达到芯片引脚重新分布的目的。重布线层的金属线路以电镀铜材料为主，根据需要也可以在铜线路上镀镍金或者镍钯金材料，相关核心材料包括光刻胶、电镀液、靶材、刻蚀液等。 图5：重布线层（RDL）关键工序流程主要由十个步骤组成 重布线层（RDL）在延伸和互连XY平面方面发挥关键作用。在扇入晶圆级封装（FIWLP）和扇出晶圆级封装（FOWLP）等先进封装中，RDL为核心关键工艺。 使得封装厂能够在扇出封装技术方面与晶圆代工厂展开竞争。通过RDL，IOPad可以制成FIWLP或FOWLP中不同类型的晶圆级封装。在FIWLP中，凸块全部生长在芯片上，芯片和焊盘之间的连接主要依靠RDL的金属线。封装后，IC的尺寸几乎与芯片面积相同。在FOWLP中，凸块可以生长在芯片外，封装后的IC比芯片面积大（1.2倍）。 以2.5D先进封装的代表台积电的InFO为例，InFO在载体上使用一个或多个裸芯片，然后将其嵌入到模塑料的重构晶圆中。并在晶圆上制造RDL互连和介电层，这是“芯片优先”的工艺流程。单芯片InFO提供高凸点数量，RDL线从芯片区域向外延伸，形成“扇出”拓扑。 图6：FAN IN和FAN OUT型RDL工艺 图7：RDL在台积电InFO_OS技术中为核心关键 1.3、硅通孔（TSV）：立体集成工艺的核心关键 TSV（Through Silicon Via，硅通孔）技术主要用于立体封装，在芯片的垂直方向上提供电气扩展和互连的功能。通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通孔，实现芯片之间互连的最新技术。与传统Wire Bonding的芯片堆叠技术不同，TSV技术能够使芯片在3D堆叠的密度最大，外形尺寸最小，并且大幅改善芯片运行速度，降低功耗。因此，TSV技术曾被称为继Wire Bonding、TAB和Flip Chip之后的第4代封装技术。 图8：TSV（硅通孔）工艺将多层平面进行堆叠互连 通过TSV技术将多层平面型芯片进行堆叠互连，减小芯片面积，大大缩短整体互连线的长度，互连线长度的缩短能有效降低驱动信号所需的功耗。TSV技术可以集成到制造工艺的不同阶段，主要分为Via-first、Via-middle、Via-last三种方案。 TSV（Via-First）方案：在晶圆制造完成之前生成TSV，可以在Fab厂前端金属互连之前进行，实现Core-to-Core的连接。该方案目前在微处理器等高性能器件领域应用较多，主要作为系统级芯片（System on aChip，SoC）的替代方案。Via-first也可以在CMOS完成之后在晶圆厂进行TSV的制作，然后再完成后端的封装。 TSV（Via-Middle）方案：通常在FEOL步骤完成后，制作硅通孔（TSV），其中包括许多高温工艺。并在执行多层金属布线BEOL处理之前，完成片内互连工艺。 TSV（Via-Last）方案：将TSV放在封装生产阶段，该方案的明显优势是可以不改变现有集成电路生产和设计流程。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-Last方案，即在芯片的周边进行打孔，然后进行芯片或晶圆的堆叠。 表2：TSV技术主要分为Via-first与Via-last两种方案 TSV主要有三大应用领域，分别是2.5D中介转接层（Interposer）封装、三维集成电路（3D IC）封装和三维圆片级芯片尺寸（3D WLCSP）封装。对应TSV生产流程，会涉及到深孔刻蚀、PVD、CVD、铜填充、微凸点及电镀、清洗、减薄、