先进封装设备行业深度：先进封装推动设备需求高增，国产设备迎发展良机

先进封装大势所趋，国内占比有望加速提升。 ①后摩尔时代，先进封装成半导体产业发展趋势。随着半导体制造技术节点提高，晶体管密度逼近极限并带来发热和功耗严重等问题。技术节点的进一步提高会带来生产制造成本的非线性增加，行业技术节点提高变缓并进入“后摩尔时代”。半导体产业的发展重心从进一步提高晶圆制造技术节点转向封装技术创新，先进封装成为延续摩尔定律的重要路径。 ②先进封装市场快速增长。根据Yole数据，2021年全球先进封装市场规模约350亿美元，预计到2025年先进封装的全球市场规模将达到420亿美元，2019-2025年全球先进封装市场规模CAGR约8%，增速高于传统封装市场。 ③国内先进封装占比大幅低于全球，发展潜力大。根据Frost & Sullivan数据，2020年国内先进封装市场规模351.3亿元，占封装市场规模的比例约14%。根据Yole数据，2020年全球先进封装占封装的比例为44.9%。国内先进封装占比低于全球，随着中国大陆半导体产业发展，尤其是先进制程比例的提高，先进封装渗透率有望加速提高。根据Frost & Sullivan预测，2021-2025年，中国先进封装市场规模复合增速有望达到2 9.9%，2025年中国先进封装市场规模占比有望达到32.0%。 先进封装推动设备需求增长，自主可控为国内企业带来机遇 ①先进封装工艺：先进封装是一系列封装技术的总称，包括倒装焊(Flip Chip)、晶圆级封装(WLP)、2.5D封装（Interposer）、3D封装(TSV)、Chip let等。先进封装主要R DL（再布线）、TSV（硅通孔）、Bump（凸块），Wafer（晶圆）四要素组成，在不提升工艺制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合芯片尺寸更小、性能更高、功耗更低的发展趋势。 ②先进封装推动封装设备需求增长。先进封装推动传统封装设备“量价齐升”，同时也会增加一系列新设备需求：（1）先进封装工艺复杂度提升，且封装对象更小、更多、更轻薄，对半导体封测设备的精度提出更高要求，且推动其需求量的增加，封测设备需求量价齐升；（2）先进封装包含Bump（凸块）、TSV（硅通孔）、RDL（再布线）等新工艺，带来光刻、回流焊、电镀等一系列新设备需求。 ③自主可控+下游驱动，半导体封装设备国产化持续推进。半导体是国家信息产业基石，而美国对中国半导体产业的限制不断升级，自主可控迫在眉睫。封测是我国半导体产业竞争力最强的环节，下游市场的成熟为封装设备国产化奠定良好基础，国内设备商迎来发展机遇。 受益标的：先进封装是半导体产业在后摩尔时代的必然选择，产业趋势确定。国内先进封装占比大幅低于全球，随着国内半导体产业发展，先进封装占比有望加速提升。先进封装带来封测设备需求增长，关注芯碁微装、新益昌、光力科技、快克智能、劲拓股份、耐科装备、凯格精机等。 风险提示：先进封装行业发展不及预期；半导体行业景气度下降的风险；国内企业技术进步不及预期的风险；研报使用信息更新不及时的风险。 1.先进封装大势所趋，国内渗透率有望加速提升 1.1半导体封装技术持续发展，由传统到先进 半导体封装定义：将生产加工后的晶圆进行切割、焊线、塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。 图表1：半导体产业链 半导体封装技术发展历程：由传统到先进。 第一阶段（20世纪70年代之前），通孔插装时代：典型的封装形式包括最初的金属圆形(TO型)封装、双列直插封装(DIP)等； 第二阶段（20世纪80年代以后），表面贴装时代：从通孔插装型封装向表面贴装型封装的转变，从平面两边引线型封装向平面四边引线型封装发展； 第三阶段（20世纪90年代以后），面积阵列封装时代：从平面四边引线型向平面球栅阵列型封装发展，引线技术从金属引线向微型段焊球方向发展。 第四阶段（2010年之后），先进封装时代：先进封装技术成为延续摩尔定律的最佳选择，在不提高半导体芯片制程的情况下能够进一步提高集成度，显现终端产品轻薄短小等效果。 图表2：半导体封装技术发展历程 1.2后摩尔时代，先进封装发展趋势确定 受物理极限和成本制约，摩尔定律逐步失效。半导体制造中，工艺制程持续微缩导致晶体管密度逼近极限，同时存在短道沟效应导致的漏电、发热和功耗严重问题。工艺节点较高时，每次工艺节点的提高都会带来成本的非线性增加，在资本支出大幅提高的背景下，技术节点的变迁在逐渐变缓。 图表3：晶体管密度逐步逼近极限 图表4：制程节点的提升带来成本非线性提高 封装在半导体技术中的重要性逐步提高。根据国际集成电路技术发展路线图预测，未来半导体技术的发展将集中于三个方向：（1）继续遵循摩尔定律缩小晶体管特征尺寸，以继续提升电路性能、降低功耗，即More Moore；（2）向多类型方向发展，拓展摩尔定律，即More Than Moore； （3）整合System on Chip（SoC，系统级芯片）与System in Package（SiP，系统级封装），构建高价值集成系统。在后两个发展方向中，封装技术的重要性大幅增强。 先进封装提高封测环节产业价值。从产业环节价值看，传统封测技术含量相对较低，但随着先进封测技术的发展演进，更加突出芯片器件之间的集成与互联，实现更好的兼容性和更高的连接密度，先进封测已然成为超越摩尔定律方向的重要赛道，让封测厂商与设计端、制造端联系更为紧密，进一步抬升封测环节的产业价值。 图表5：2021年中国集成电路产业结构比例 后摩尔时代，先进封装成为趋势。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。传统封装的功能主要在于芯片保护、电气连接，先进封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。 图表6：先进封装成为后摩尔时代发展趋势 1.3国内先进封装占比低，半导体产业发展推动其渗透率加速提高 半导体封测市场规模持续增长。根据YOLE数据，2021年全球集成电路封测行业市场规模为713亿美元，同比增长5.32%，2017-2021年CAGR为3.3%。2021年中国封测产业市场规模为2763亿元，同比增长10.1%。2017-2021年，中国大陆封测产业市场规模CAGR为9.9%，增速高于全球。 图表7：全球半导体封测市场规模 图表8：中国大陆半导体封测市场规模 先进封装占比持续提升。根据Yole预计，到2025年先进封装的全球市场规模约420亿美元，先进封装在全球封装的占比从2021年的45%增长到2025年的49.4%，2019-2025年全球先进封装市场的CARG约8%，高于传统封装市场和整体封装市场增速。 国内先进封装渗透率低，行业发展推动渗透率加速提高。根据Frost &Sullivan数据，2020年中国大陆封装市场规模2509.5亿元，其中先进封装市场规模351.3亿元，占大陆封装市场规模的比例约14%。随着中国大陆半导体产业发展，尤其是先进制程比例的提高，先进封装渗透率有望加速提高。根据Frost & Sullivan预测，2021-2025年，中国先进封装市场规模复合增速达到29.9%，预计2025年中国先进封装市场规模为1137亿元，占中国大陆封装市场的比例将达到32.0%。 图表9：全球集成电路封装测试产业结构 图表10：中国大陆封测市场规模（销售口径） 图表11：国内部分企业先进封装布局情况 2.先进封装工艺：高度集成和高度互联 2.1半导体封装工艺与设备 传统半导体封装流程：传统半导体封测的工艺包括晶圆背面减薄、划片、固晶、键合、塑封、打标、电镀、切近筋成型、检测。对应设备分别为磨削设备、划片机、固晶机、键合机、塑封机、激光打标机、电镀设备、切筋成型设备、测试机等。 图表12：传统半导体封装工艺与设备 晶圆背面减薄：将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到封装需要的厚度。晶圆背面减薄的目的是降低封装贴装高度，减小芯片封装体积，改善芯片的热扩散效率、电气性能、机械性能及减小划片的加工量。晶圆减薄工艺：首先在正面（Active Area）贴胶带保护电路区域，同时研磨背面。研磨之后，去除胶带，测量厚度。其中，磨削包括粗磨、精磨和抛光三个阶段。 图表13：晶圆减薄工艺 图表14：晶圆减薄机 晶圆划片：在一个晶圆上，通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙，此间隙被称之为划片街区（Saw Street）。划片将每一个具有独立电气性能的芯片通过切割分离出来。晶圆划片主要有刀轮切割和激光切割两种，目前刀轮切割占据主流路线。 图表15：晶圆划片过程 图表16：刀轮划片和激光划片比较 固晶：将芯片从已经切割好的晶圆上抓取下来，并安臵在基板对应的位臵上，对应设备为固晶机。固晶工艺的主要要求是固晶速度和固晶准确性，IC制造对放臵精度要求很高，而传感器、分立器件、光通信模块、功率器件和LED器件对精度要求相对较低。 图表17：固晶机工作原理 图表18：不同芯片封装对固晶机的要求 半导体键合：使用金属丝（金线、铜线、铝线等），利用热压或者超声能源，完成芯片与电路或引线框架之间的连接。按照工艺技术，键合分为球形焊接（ballbonding）和楔形焊接（wedgebonding）；按照焊接原理分为热压焊、超声波焊、热超声波焊。 图表19：半导体键合工作原理 图表20：半导体键合分类 塑封：将芯片可靠地封装到一定的塑料外壳内。塑封体对原本裸露于外界的芯片、器件以及连接线路进行支撑、保护，保证了芯片使用的可靠性。 图表21：半导体封装塑封工艺 激光打标、引脚电镀、切筋成型：对塑封后的芯片进行激光打标、引脚电镀、切筋成型等处理。其中切筋成型是将已完成封装的产品成型为满足设计要求的形状与尺寸，并从框架或基板上切筋、成型、分离成单个的具有设定功能的成品的过程。在芯片塑封后，其稳定性大幅增强，因此塑封之后封装设备的技术要求相对较低。 2.2先进封装工艺：向高度集成和高度互联发展 先进封装向高度集成和高度互联发展，主要由四要素构成：RDL（再布线）、TSV（硅通孔）、Bump（凸块），Wafer（晶圆），其中RDL起着XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RDL和TSV的介质和载体。现阶段先进封装主要是指倒装焊(Flip Chip)、晶圆级封装(WLP)、2.5D封装（Interposer）、3D封装(TSV)、ChipLET等。 图表22：先进封装四要素 倒装工艺：指在芯片的I/O焊盘上直接沉积，或通过RDL布线后沉积凸块（Bump），然后将芯片翻转，进行加热，使熔融的焊料与基板或框架相结合，芯片电气面朝下。 与引线键合工艺相比，倒装工艺具备多个优点：（1）I/O密度高；（2）互联长度大幅缩短，互连电阻、电感更小；（3）芯片中产生的热量可通过焊料凸点直接传输刀封装沉底，芯片散热性更好。 图表23：半导体倒装工艺 2.5D封装与3D封装： 2.5D封装：裸片并排放臵在具有硅通孔（TSV）的中介层顶部。其底座，即中介层，可提供芯片之间的互联； 3D封装：又称为叠层芯片封装技术，3D封装可采用凸块或硅通孔技术（Through Silicon Via，TSV），TSV是利用垂直硅通孔完成芯片间互连的方法，由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。 图表24：半导体2.5D封装 图表25：半导体3D封装 WLP（Wafer Level Package）：晶圆级封装