Chiplet：AI芯片算力跨越的破局之路

电子行业周报20230228 Chiplet：AI芯片算力跨越的破局之路2023年02月28日 市场回顾。本周（2.20-2.24）电子板块涨跌幅为0.6%，相对沪深300指数涨跌幅-0.1pct。年初至今电子板块9.6%，相对沪深300指数涨跌幅+4.7pct。本周电子行业子板块涨跌幅分别为安防2.95%，其他电子零组件Ⅲ2.28%，LED2.13%，面板1.43%，PCB1.17%，显示零组0.67%，半导体材料0.27%，集成电路0.19%，半导体设备-0.04%，分立器件-0.11%，消费电子组件-0.20%，被动元件-1.25%，消费电子设备-1.91%。 AI芯片算力进入军备竞赛。以ChatGPT为代表的的AI应用蓬勃发展，对上游AI芯片算力提出了更高的要求，头部厂商通过不断提升制程工艺和扩大芯片面积推出更高算力的芯片产品。2022年发布的英伟达H100采用4nm工艺达到INT8算力1513TOPS。然而伴随摩尔定律逼近物理极限，制程升级和芯片面积扩大带来的收益边际递减，架构创新或将成为提升芯片算力另辟蹊径的选择。2022年8月，国产厂商壁仞科技发布BR100GPU，采用7nm制程+Chiplet技术，实现了高达2048TOPSINT8算力，创下全球GPU算力新纪录。 Chiplet：AI芯片算力跨越的破局之路。研究显示，当5nm芯片的面积达到200mm2以上，采用5chiplets方案成本就将低于单颗SOC，并将大幅降低面积增加带来的良率损失。台积电为Chiplet工艺的领军者，在其3DFabricTM技术平台下有CoWoS、InFO、SoIC三种封装工艺。其中，CoWoS工艺早在2016年就在英伟达TeslaP100AI数据中心GPU上得到应用，而AMD的最新GPU、CPU亦广泛采用了该工艺。 除台积电以外，三星、Intel等龙头厂商亦各自推出了自己用于Chiplet的封装技术，如三星I-Cube（2.5D封装），X-Cube（3D封装），英特尔EMIB（2.5D封装），英特尔Foveros（3D封装）。 除了成本和良率端的优势，Chiplet技术带来高速的DietoDie互连，使得芯片设计厂商得以将多颗计算芯粒集成在一颗芯片中，以实现算力的大幅提升。苹果M1Ultra用了台积电InFO_LSI工艺，将两颗M1Max进行拼接，大幅提升整体性能。前述的BR100则是采用台积电CoWoS-S，将两颗计算芯粒进行并联以实现算力提升。 投资建议：AI应用加速发展带来算力需求旺盛增长，我们看好Chiplet作为国产AI芯片实现算力跨越的破局之路。建议关注Chiplet产业链相关的封测、设备、材料赛道投资机遇。 代码简称股价EPS（元）PE（倍）评级 （元）2022E2023E2024E2022E2023E2024E 002156 通富微电 22.62 0.39 0.74 1.06 58 31 21 / 600584 长电科技 27.71 1.84 2.04 2.39 15 14 12 / 002185 华天科技 9.51 0.28 0.30 0.43 34 32 22 / 300604 长川科技 44.22 0.89 1.41 1.89 50 31 23 / 688200 华峰测控 273.60 5.76 6.84 9.29 48 40 29 推荐 002436 兴森科技 11.20 0.37 0.49 0.65 30 23 17 推荐 603186 华正新材 31.36 0.34 0.84 1.65 92 37 19 / 风险提示：疫情反复影响生产经营；下游需求不及预期；研发进展不及预期。重点公司盈利预测、估值与评级 资料来源：Wind，民生证券研究院预测; （注：股价为2023年2月27日收盘价；未覆盖公司数据采用wind一致预期） 推荐维持评级 分析师方竞 执业证书：S0100521120004 邮箱：fangjing@mszq.com 相关研究 1.电子行业周报20230222：ChatGPT开启行业变革，Chiplet引领破局之路-2023/02/22 2.汽车电子月报：充电政策+禾赛上市催化，电动化智能化加速-2023/02/14 3.磁性元器件深度报告：乘新能源之风，磁性元器件破竹建瓴-2023/02/13 4.电子板块2022年四季度基金持仓分析：半导体持仓降幅较大，关注景气复苏机遇-2023 /01/31 5.电子行业周报20230130：透视需求复苏，持续推荐复苏链+汽车电子-2023/01/30 目录 1Chiplet助力AI芯片实现算力跨越3 1.1AI芯片算力进入军备竞赛3 1.2Chiplet：AI芯片算力跨越的破局之路4 2市场回顾9 3行业新闻10 3.1半导体10 3.2消费/汽车电子11 3.3电子周期品14 4公司新闻16 5投资建议18 6风险提示18 插图目录19 表格目录19 1Chiplet助力AI芯片实现算力跨越 1.1AI芯片算力进入军备竞赛 上周我们讨论了AI应用蓬勃发展之下算力需求的大幅增长，以ChatGPT为代表的大参数模型具有高度扩张的数据量和庞大的算力需求，对上游AI芯片算力提出了更高的要求。AI算力芯片主要包括GPU、FPGA、ASIC、NPU等，其中以GPU用量最大，据IDC数据，预计到2025年GPU仍将占据AI芯片8成市场份额。 为满足下游持续增长的算力需求，头部GPU厂商不断提升芯片算力。英伟达2020年发布A100GPU，INT8算力达624TOPS；2022年发布H100GPU，INT8算力达到1513TOPS；AMD于2021年发布的MI250XGPU拥有INT8算力383TOPS。 英伟达A100 英伟达A800 英伟达H100 AMDMI250X FP64 9.7TFLOPS 9.7TFLOPS 26TFLOPS 47.9TFLOPS FP32 19.5TFLOPS 19.5TFLOPS 51TFLOPS 47.9TFLOPS INT8 Tensor 624TOPS 624TOPS 1513TOPS 383TOPS Core GPU显存 80GBHBM2e 80GBHBM2e 80GB 128GB 制程工艺 TSMC7nmFinFET TSMC7nmFinFET TSMC4nmFinFET TSMC6nmFinFET 表1：主流数据中心GPU性能对比 资料来源：英伟达官网，AMD官网，民生证券研究院整理 为实现算力的提升，主流GPU厂商均在追逐更先进的制程工艺，更大的芯片面积。英伟达A100采用了台积电7nm工艺，拥有6912个CUDA核心；次年发布的AMDMI250X则采用了台积电6nm工艺，拥有1.4万个流处理器；2022年发布的英伟达H100则进一步升级了台积电4nm工艺，拥有1.8万个CUDA核心。 然而，伴随摩尔定律逼近物理极限，提升制程工艺和芯片面积将面临大幅的良率下降、成本增加，性能提升收益边际降低。此外，2022年10月以来，美国方便持续对国内半导体产业施压，限制中国获取先进制程芯片产品和代工服务，对于国内AI芯片厂商而言，架构创新或将成为提升算力另辟蹊径的选择。 2022年8月，国产GPU厂商壁仞科技发布BR100系列GPU，其采用7nm制程，实现了高达2048TOPSINT8算力，创下全球GPU算力新纪录。BR100之所以能实现强大的性能，得益于Chiplet工艺的运用。BR100包含2颗计算芯粒，通过台积电CoWoS-S工艺dietodie互连，实现算力的跨越式提升。 BR100是一次成功尝试，其证明了Chiplet有望成为国产AI芯片算力跨越的破局之路。 图1：BR100的封装工艺 资料来源：中国日报，壁仞科技，民生证券研究院 1.2Chiplet：AI芯片算力跨越的破局之路 Chiplet将单颗SOC的不同功能模块拆分成独立的小芯粒（即Chiplet），并通过interposer进行DietoDie的互连，可有效降低单颗die的面积，以降低成本、提升良率。DAC2022会议上，清华大学冯寅潇发表研究成果，结论表明在5nm制程，当芯片面积达到200mm2以上，单颗SOC的成本将高于MCM工艺；当芯片面积达到400mm2以上，由于良率的大幅下降，单颗SOC方案的成本将高于InFO工艺（MCM、InFO均为Chiplet技术的不同封装形式）。同时对于大面积芯片，Chiplet技术有助于大幅降低良率损失（图中costofchipdefects）。 图2：不同工艺的制造成本与芯片面积的关系 资料来源：DesignAutomationConference（DAC）2022，民生证券研究院 当前Chiplet工艺的领军者为台积电，由于Chiplet技术涉及芯片的堆叠，因此台积电将其命名为3DFabricTM技术，旗下拥有CoWoS、InFO、SoIC三种封装工艺。 图3：台积电3DFabric工艺平台 资料来源：TSMC，民生证券研究院 其中，InFO和CoWoS为最初的3DFabricTM技术，台积电将其成为后道3D工艺（BE3D），即在晶圆厂制造完每个芯粒之后，在封装环节进行堆叠，并通过interposer或substrate进行互连。 而SoIC则是最新的3D堆叠工艺，台积电将其称为前道3D工艺（FE3D），即在wafer制造完成后，就进行3D堆叠、键合，然后再切割成单颗芯片、进行封装。 此外，三星、Intel等龙头厂商亦各自推出了自己用于Chiplet的封装技术，如三星I-Cube（2.5D封装），X-Cube（3D封装），英特尔EMIB（2.5D封装），英特尔Foveros（3D封装）。 图4：台积电3DFabric工艺平台 资料来源：TSMC，民生证券研究院 台积电的3D封装工艺已经得到成熟应用。2016年英伟达就发布了世界上首款AI超级计算数据中心GPUTeslaP100，采用CoWoS技术，并搭载16GBHBM，实现了4.7TFLOPS的FP64算力。 AMD方面，在其最新的RX7000系列GPU上亦采用了台积电CoWoS工艺，将5nm工艺的GPU核心（GCD）和6nm工艺的GPU显存（MCD）分别做成独立的chiplet并进行互连。而在其台式电脑CPURyzen7系列和服务器CPUEPYC系列中则使用了3DV-Cache技术，则将额外的64MBL3缓存堆叠在了CCD核心之上，使用TSV连接，同时提升了L3缓存容量和带宽。 图5：AMD采用chiplet技术 资料来源：AMD官网，民生证券研究院 除了成本和良率端的优势，chiplet技术带来高速的DietoDie互连，使得芯片设计厂商得以将多颗计算芯粒并联以实现算力的大幅提升。 苹果M1Ultra用了台积电InFO_LSI工艺，在载板中嵌入一块硅桥（即LocalSiliconInterconnect，LSI），将两颗M1Max并联，实现性能提升。如前文所述，壁仞科技的BR100同样是使用了2颗计算芯粒，但其采用的是台积电CoWoS- S，相比InFO_LSI，这种工艺采用整块的硅Interposer，有更高的成本。 图6：苹果M1Ultra芯片 资料来源：3DInCites，民生证券研究院 综上所述，chiplet工艺让我们看到通过架构创新实现算力跨越的可能，国内AI芯片厂商亦已经进行了成功尝试。Chiplet技术的渗透加速有望带来全产业链的投资机遇。 （1）封测端：Chiplet带来先进封装需求增长，国内封测厂长电、通富、华天、晶方科技、甬矽电子等也早有布局。通富微电作为AMD主要供应商，在先进封装布局已久，目前公司已大规模生产Chiplet产品；长电科技近年来重点发展系统级（SiP）、晶圆级和2.5D/3D等先进封装技术，并实现大规模生产；华天科技亦已掌握3D、SiP、FC、TSV、Bumping、Fan-O