GoogleTPUv9技术方案封装与供应链核心问答关于

技术方案与评估进展
目前 TPU v9 处于早期评估阶段，主要进行分模块、分线路的 IP、EDA 及 CAE 仿真分析。关键技术方向已基本明确：

1. 3D 堆叠：通过堆叠计算 Die 并整合 3D DRAM/SRAM 混合体，支持超大规模推理，解决片上 SRAM 容量不足导致的效能损失。
2. 定制化 HBM：虽存在不使用 HBM 的备选方案，但非主流方向。

• 3D 堆叠结构：SRAM 堆叠在计算芯片上方，采用混合键合技术实现高密度连接（每平方毫米 1-2 万触点），优于中介层集成方案。

封装与供应链

• 英特尔合作：目前无 TPU v9 采用台积电前道、英特尔后道的方案，主流趋势为美国本土制造。
• 英特尔工艺潜力：18AP 工艺（2027 年量产）可能引入博通等 ASIC 业务，14AE 工艺成熟后（2027 年早期），谷歌 TPU 或完全采用英特尔前后道工艺，但仍是远期规划。
• 博通与联发科参与：早期阶段主要由新思与谷歌合作，博通参与度低，联发科因 TPU v8 表现不佳未涉及。

Die Size 预测
预计 TPU v9 的 Die Size 将显著增大，可能采用类似 NVIDIA Ultra 的多 Die 整合结构，具体尺寸待定。