HBM：堆叠互联，方兴未艾

行业报告：行业深度研究 证券研究报告 2024年11月19日 专用设备 HBM：堆叠互联，方兴未艾 分析师朱晔SAC执业证书编号：S1110522080001 作者： 请务必阅读正文之后的信息披露和免责申明 行业评级：强于大市（维持评级）上次评级：强于大市 请务必阅读正文之后的信息披露和免责申明 2 摘要 堆叠互联为HBM核心工艺 HBM制造流程主要包括TSV、Bumping/Stacking和KGSD测试三个环节：3D堆叠方式允许芯片在垂直方向上连接，大大增加了单位面积内的存储密度和带宽，每一层通过硅通孔和微凸点互连技术与其他层连接，互联技术尤为重要。 1）通孔：TSV系垂直堆叠核心工艺 深孔刻蚀设备：深孔刻蚀是TSV的关键工艺，目前首选技术是基于Bosch工艺的干法刻蚀； 铜填充设备：解决高深宽比微孔内的金属化问题，提高互联孔的可靠性，系整个TSV工艺里最核心、难度最大的工艺； CMP设备：TSV要求晶圆减薄至50μm甚至更薄，要使硅孔底部的铜暴露出来，为下一步的互连做准备。 2）键合：混合键合，未来可期 混合键合：混合键合互连方案满足3D内存堆栈和异构集成的极高互连密度需求，并且可以显著降低整体封装厚度、更高电流负载 能力、更好热性能。 临时键合&解键合：为满足TSV和三维堆叠型3D集成制造需求，减薄后晶圆厚度越来越薄，为了解决超薄晶圆的取放问题，业界 通常采用临时键合与解键合技术。 3）测试：复杂结构提出更高要求 KGSD测试：主要包括逻辑芯片测试、动态向量老化应力测试、TSV测试、高速性能测试、PHYI/O测试以及2.5DSIP测试。 建议关注：拓荆科技、芯源微、华海清科、精智达、长川科技、赛腾股份、芯碁微装（与电子组联合覆盖）。 风险提示：晶圆厂扩产不及预期的风险、供应链安全风险、技术开发风险 资料来源：新华三公司集团公司官网，天风证券研究所请务必阅读正文之后的信息披露和免责申明 3 HBM（HighBandwidthMemory，高带宽内存）：为满足巨量数据处理需求而设计的DRAM技术，提供超高数据传输速率。HBM通过使用堆叠内存芯片以及硅通孔（Through-SiliconVia,TSV）技术与微凸点（Microbump）互连来实现更高的带宽和更低的功耗，从而解决传统内存技术在处理高性能计算和图形密集型应用时面临的带宽瓶颈问题。 图：HBM芯片设计架构图图：传统2D封装示意图 图：硅通孔（TSV）和微凸点互连技术 HBM制造流程主要包括TSV、Bumping/Stacking和KGSD测试三个环节：3D堆叠方式允许芯片在垂直方向上连接，大大增加了单位面积内的存储密度和带宽，每一层通过硅通孔（TSV）和微凸点互连技术与其他层连接，因此互联技术尤为重要。 •TSV是HBM实现垂直互连的关键：TSV是一种在硅片内部钻孔并填充导电材料的技术，用于创建垂直连接。这些垂直连接允许电信号和热量在堆叠芯片之间传递，从而提高了数据传输速率并改善了热管理。 •微凸点互连（MicrobumpInterconnect）技术用于连接堆叠在一起的内存芯片：微凸点是微小的金属凸点，位于芯片的接触 面上，用于建立物理和电气连接。这种连接方式对于高密度堆叠非常关键，因为它提供了稳定且高效的数据传输路径。 图：HBM工艺制造流程 资料来源：SK海力士官网、H3C，天风证券研究所 请务必阅读正文之后的信息披露和免责申明4 1 TSV工艺：垂直堆叠核心工艺 请务必阅读正文之后的信息披露和免责申明5 资料来源：SK海力士官网、中国科学院半导体研究所公众号，天风证券研究所 请务必阅读正文之后的信息披露和免责申明 6 TSV封装具备性能优越、封装尺寸小等优势 •TSV技术通过在硅基板中创建垂直的导电通道，实现芯片间的直接连接。这些导电通道的直径（CD）通常在1-5微米之间，深 度可达10-50微米。TSV技术不仅能够实现高密度的垂直互连，还能显著减少信号延迟，提高数据传输速率。 •TSV封装的主要优势在于性能优越且封装尺寸较小。使用引线键合的芯片堆叠封装由于堆叠芯片以及连接引脚（Pin）的数量 增加，引线变得更加复杂，而且也需要更多空间来容纳这些引线；相比之下，TSV芯片堆叠不需要复杂的布线，封装尺寸更小。 同时使用硅通孔堆叠的系统级封装的信号传输路径相比于系统级芯片短得多。 图：TSV芯片叠层封装体积更小图：TSV堆叠的系统级封装信号传输路径更短 资料来源：3DInCites，天风证券研究所 请务必阅读正文之后的信息披露和免责申明 7 TSV工艺是HBM中成本占比最高、最核心的工艺，成本占比约30%。根据3DInCites数据，在4层DRAM和1层逻辑的HBM中，99.5%的键合良率下，TSV工艺所占的成本比重为30%，其中TSV制造（在正常晶圆厚度上制作TSV的过程）成本占比达18%，TSV显露（晶圆减薄等工艺使TSV触点露出）为12%；在99%键合良率下，TSV工艺所占的成本比重为 28%，其中TSV制造为17%，TSV显露为11%。 3% 1% 3% 1% 图：HBM（四层DRAM+一层逻辑）3D封装成本划分（99.5%键合良率）图：HBM（四层DRAM+一层逻辑）3D封装成本划分（99%键合良率） 7% 4% 20% 前道制程后道制程TSV制造 7% 8% 19% 前道制程后道制程TSV制造 15% 20% TSV显露组装TSV制造失败损失 15% 19% TSV显露组装TSV制造失败损失 组装失败成本 组装失败成本 12% 18% Bump制造测试 11% 17% Bump制造测试 资料来源：硅通孔三维互连与集成技术_马书英等，天风证券研究所 请务必阅读正文之后的信息披露和免责申明 8 基于TSV的先进封装技术包括3DWLCSP技术、3DFO技术、2.5D封装技术、3DIC技术： •3DWLCSP技术：带有三维立体硅通孔技术的晶圆级芯片封装常被称为三维晶圆级芯片封装技术，利用高密度硅通孔技术实现影像传感器与外部信号的互连； •3DFO技术：基于硅基扇出型封装技术，利用TSV形成上下芯片信号互联传输，实现多芯片嵌入、临时键合、RDL布线、高深宽比TSV和芯片三维堆叠等关键工艺，能够在单个封装内实现多芯片的互连，也可以实现不同封装之间的互连； •2.5D封装技术：通过带有TSV垂直互连通孔的转接板，将若干个通过微凸点键合在转接板上的芯片与封装基板间形成互连，可以实现ASIC和内存芯片的异构集成，台积电的CoWoS技术，使用一个硅中介层，将HBM堆叠内存与其他芯片（如逻辑芯片或处理器）互连； •3DIC技术：将薄芯片与TSV和微凸块堆叠在一起，实现芯片的垂直堆叠互连，与2.5D封装相比，3DIC集成提供了更好的电气 性能、更低的功耗、更小的尺寸和更高的产量。 图：三维堆叠eSinC工艺流程图图：采用硅中间层的2.5D封装结构图：Altera/TSMC的CoWoS封装结构 TSV制造工艺的核心设备分别为： •深孔刻蚀设备：深孔刻蚀是TSV的关键工艺，目前首选技术是基于Bosch工艺的干法刻蚀； •气相沉积设备：使用化学沉积的方法沉积制作绝缘层，使用物理气相沉积的方法沉积制作阻挡层和种子层； •铜填充设备：解决高深宽比微孔内的金属化问题，提高互联孔的可靠性，系整个TSV工艺里最核心、难度最大的工艺； •CMP设备：TSV要求晶圆减薄至50μm甚至更薄，要使硅孔底部的铜暴露出来，为下一步的互连做准备。 资料来源：SK海力士官网、艾邦半导体网公众号，天风证券研究所请务必阅读正文之后的信息披露和免责申明9 2 键合工艺：混合键合，未来可期 请务必阅读正文之后的信息披露和免责申明10 资料来源：艾邦半导体网，半导体行业观察网，天风证券研究所 请务必阅读正文之后的信息披露和免责申明 11 TCB（热压键合）：热压键合主要用于创建原子级金属键合，利用力和热量来促进原子在晶格之间迁移，从而形成清洁、高导电性和坚固的键合。通常TCB被用于垂直集成器件的CMOS工艺、金引线和表面之间固态键合的顺应键合、用于将芯片凸块键合到基板的倒装芯片应用以及用于连接微型组件的热压键合。 TCB均匀性优势突出：通过BondHead和BondStage的结构完成待键合芯片之间的高精度对准，使用单一工具放置单个芯片，施加压力并加热以回流焊球辅助键合。TCB从芯片顶部加热，避免了基板翘曲问题；压力确保均匀粘合，没有间隙变化或倾斜，而且施加压力时，会伴随快速振动，从而破坏铜焊盘和焊球上的金属氧化；几乎没有空隙和污染的粘合。 图：热压键合示意图图：回流焊示意图 资料来源：倍特盛官网、《FundamentalsofThermalCompressionBondingTechnologyandProcessMaterialsfor2.5/3DPackages》、电子工程专辑网，天风证券研究所 请务必阅读正文之后的信息披露和免责申明 12 最常见的基于焊球的覆晶键合封装技术一共有三种：回流焊、热压键合和激光辅助键合。 键合方法 回流焊 热压键合 激光辅助键合 优势 1.Throughput高 2.加工成本相对低 3.有自校正 1.有Die曲翘控制 2.有基板曲翘控制 3.Chipgapvariation小，且可调控 4.Bumppitch可以接近10um 1.有基板曲翘控制 2.加工成本相对热压键合低 3.有自校正 4.Throughput相对热压键合高 劣势 1.无Die曲翘控制 2.无基板曲翘控制 3.通常留有因热力学效应产生的高应力 4.Bumppitch通常要求大于60um 5.Chipgapheightvariation大 1.Throughput低 2.加工成本相对高 3.通常无自校正 1.无Die曲翘控制 2.Bumppitch通常要求相对较大 3.Chipgapheightvariation大 HBMWHYTCB——热压键合在高精度键合领域表现更为出色：1）热量从芯片顶部施加，只有芯片和C4焊料连接会升温，最大限度减少任何基板翘曲问题；2）且确保均匀粘合，没有间隙变化或倾斜；3）相同I/O间距，TCB可以实现更好的电气特性，且允许I/O间距继续缩小，可封装更薄芯片。 图：热压键合与回流焊对比情况 TCB市场CR5占比达88%：根据QYR统计及预测，23年全球TCB市场销售额1.04亿美元，预计2030年将达到2.65亿美元，2024-2030期间CAGR约为14.5%。全球热压键合机主要参与者包括ASMPT、K&S、BESI、Shibaura、Hamni和SET，CR5占比达88%；目前华封科技、唐人制造等国产设备商也在积极布局该领域。 无焊剂TCB实现10μm互联间距：K&S认为无焊剂缓解氧化问题，进而可以提升I/O密度及良率；而且认为fluxlessTCB未来能 够将IOpitch推进到10μm，或将解决大部分HPC问题。 图：K&S产品路线图图：TCB热压键合示意图 资料来源：电子工程专辑网、半导体行业观察网，天风证券研究所13 请务必阅读正文之后的信息披露和免责申明 混合键合（HybridBonding）：指同时键合电介质和金属焊盘的键合过程。将Cu/SiO2打磨出极其光滑的表面，当表面足够光 滑时，不同界面之间将会产生范德华力，稍微施加压力或高温，就可以实现永久键合。 微凸块（μBumps）局限性：在10μm以下的间距下，微凸块问题日益严重；当凸块结构较大时，电镀微凸块高度的非常小的不均匀性或焊料回流工艺的变化可以忽略不计，但对于细间距微凸块，这些小的变化可能导致不良的接头形成并产生影响；而且精细间距下，凸块的焊料可能会桥接，导致短路。此外，控制这些小结构的电镀均匀性具有挑战性，同时还需要能够找到新的、更合适的底部填充材料来填充微凸块之间不断缩小的空间。 图：3D互联路线图图：混合键