电子深度报告：先进封装大势所趋，国产供应链机遇大于挑战

请务必阅读最后一页股票评级说明和免责声明1 行业研究/行业深度分析 2024年6月17日 先进封装大势所趋，国产供应链机遇大于挑战 领先大市-A(维持) 深度报告 电子 电子板块近一年市场表现 资料来源：最闻 相关报告： 【山证电子】山西证券电子行业周跟踪：WSTS上调全球半导体市场规模，看好周期底+政策链布局机会2024.6.12 【山证电子】3440亿国家大基金三期落地，台积电扩张先进制程和先进封装产能-山西证券电子行业周跟踪2024.6.3 分析师：高宇洋 执业登记编码：S0760523050002邮箱：gaoyuyang@sxzq.com 傅盛盛 执业登记编码：S0760523110003邮箱：fushengsheng@sxzq.com徐怡然 执业登记编码：S0760522050001邮箱：xuyiran@sxzq.com 投资要点： 摩尔定律面临一系列瓶颈。摩尔定律指引过去五十多年全球半导体行业的发展，但当前也面临着一系列瓶颈。（1）芯片内单个晶体管大小逼近原子极限，硅芯片将达到物理极限；（2）当栅极宽度小于5nm时，将会产生隧道效应，电子会自行穿越通道，从而造成“0”、“1”逻辑错误；（3）单位面积的功耗会由于晶体管集成度提高而提高，温度太高影响晶体管性能；（4）5nm制程的芯片设计需要超过5亿美元成本，制造成本更高。 先进封装是超越摩尔定律、提升芯片性能的关键。先进封装也称为高密度封装，通过缩短I/O间距和互联长度，提高I/O密度，进而实现芯片性能的提升。相比传统封装，先进封装拥有更高的内存带宽、能耗比、性能，更薄的芯片厚度，可以实现多芯片、异质集成、芯片之间高速互联。英伟达从2020年开始采用台积电CoWoS技术封装其A100GPU系列产品，相比上一代产品V100，A100在BERT模型的训练上性能提升6倍，BERT推断时性能提升7倍。Bump、RDL、TSV、HybridBonding是实现先进封装的关键技术。WLP、2.5D、3D是当前主流的几种先进封装技术。 先进封装大势所趋，AI加速其发展。先进封装技术的应用范围广泛，涵盖了移动设备、高性能计算、物联网等多个领域。现代智能手机中大量使用了CSP和3D封装技术，以实现高性能、低功耗和小尺寸的目标；在高性能计算领域，2.5D和3D集成技术被广泛应用于处理器和存储器的封装，显著提升了计算性能和数据传输效率。Yole预计，全球先进封装市场规模有望从2023年的468.3亿美元增长到2028年的785.5亿美元。得益于AI对高性能计算需求的快速增长，通信基础设施是先进封装增长最快的领域，2022-2028年预计实现17%的复合增长。 内资封测厂商积极布局先进封装，国产设备、材料环节持续获得技术突破。封装，海外Foundry在2.5D/3D封装、混合键合等技术方面较为领先；内资封测厂更熟悉后道环节、异质异构集成，因此在SiP、WLP等技术相对有优势，同时也在积极布局2.5D/3D、Chiplet等。设备，相较于先进制造，先进封装对制程节点要求不高，国产设备基本具备前段核心工艺与后段封装测试的自主发展能力与进口替代潜力。材料，关键材料性能要求升级，国产厂商在电镀液、CMP材料、光刻胶、掩膜版、剥离液、环氧塑封料、硅微粉、玻璃基板等领域替代在加快。 投资建议：封装环节建议关注长电科技、通富微电、华天科技、晶方科技、甬矽电子、颀中科技、汇成股份等。设备环节建议关注北方华创、中微公司、拓荆科技、芯源微、盛美上海、华海清科、芯碁微装、中科飞测等。材料环节建议关注上海新阳、安集科技、鼎龙股份、华海诚科、联瑞新材、艾森股份、沃格光电等。 风险提示：需求波动风险、竞争加剧风险、研发进展不及预期风险、国际政治贸易风险等。 目录 1.先进封装提升芯片性能，Bump、RDL、TSV等技术赋能AP5 1.1封装是半导体后道制程，主要起芯片保护、连接作用5 1.2Bump、RDL、TSV、混合键合技术赋能先进封装6 1.3WLP、2.5D、3D是当前主流的几种先进封装11 2.先进封装大势所趋，2028年全球市场规模有望785.5亿美元13 2.1摩尔定律面临瓶颈，先进封装大势所趋13 2.22028年全球市场规模有望785.5亿美元，通信基础设施领域增长最快15 2.3算力时代，先进封装有望迎来加速发展16 3.产业链梳理17 3.1封装环节：Foundry与OSAT各有侧重，内资厂商积极布局先进封装17 3.2设备环节：国产设备持续突破，进口替代进程加速19 3.3材料环节：关键材料性能要求升级，高端品类国产化空间巨大23 4.投资建议与风险提示31 4.1投资建议31 4.2风险提示31 图表目录 图1：半导体产业链分设计、制造、封装和测试5 图2：半导体封装的四大作用5 图3：先进封装拥有更高的内存带宽、能耗比7 图4：Bump、RDL、TSV是实现先进封装关键技术7 图5：应用于CoWoS、InFo等先进封装中的Bump7 图6：当前，先进封装凸块间距已经到20-10μm7 图7：RDL起着XY平面电气延伸和互联的作用8 图8：RDL转接层在CoWoS-R中的应用8 图9：TSV应用于2.5D/3D封装9 图10：贯穿芯片体的3DTSV的立体示意图9 图11：传统bump键合VS铜对铜直接连接10 图12：混合键合没有凸块，直接铜对铜键合10 图13：不同键合方式连接密度10 图14：混合键合可以提供更高的互连密度10 图15：扇入式（a）和扇出式（b）WLP对比11 图16：扇入式（a）和扇出式（b）WLP对比11 图17：2.5D的CoWoS封装12 图18：2.5D的EMIB封装12 图19：海力士HBM内存堆叠采用3D封装技术12 图20：芯片上集成的晶体管数量一直在快速增长13 图21：半导体制造工艺持续升级13 图22：摩尔定律面临放缓14 图23：5nm制程的芯片设计成本超过5亿美元14 图24：先进封装是超越摩尔定律的关键14 图25：台积电CoWoS-L技术14 图26：全球先进封装市场规模，亿美元15 图27：2028年先进封装预计占封装市场54.8%15 图28：先进封装市场格局集中16 图29：2022-2028年，下游通信领域复合增速最高16 图30：2023年大预言模型开始爆发16 图31：全球AI服务器出货量预计，万台16 图32：采用CoWoS封装的英伟达A10017 图33：英伟达A100CoWoS封装切面图17 图34：先进封装市场格局集中18 图35：OSAT与IDM、晶圆代工厂技术布局有差异18 图36：先进封装核心技术处于前后制程交叉区域19 图37：倒片封装凸点制作过程20 图38：重布线层制作过程20 图39：TSV技术工艺流程21 图40：W2W与D2W工艺流程21 图41：先进封装设备体系22 图42：铜柱凸点结构图24 图43：TSV工艺流程中的铜填充24 图44：硫酸铜镀液中的电镀反应24 图45：整平剂效果对比24 图46：CMP抛光工作原理25 图47：CMP抛光工艺示意图25 图48：CMP抛光液组成成分26 图49：TSV阻挡层去除原理26 图50：HB工艺流程中的磨平露铜环节26 图51：发泡聚氨酯硬垫电镜微孔断层表面27 图52：光刻工序原理图28 图53：光刻去胶工序原理图28 图54：环氧塑封料与底填胶应用场景29 图55：不规则角形硅微粉图示29 图56：球形硅微粉图示29 图57：应用玻璃基与TGV技术的三维异质集成结构30 表1：全球集成电路封装技术经历了五个发展阶段6 表2：RDL在头部OSAT、Foundry厂主要产品中的应用8 1.先进封装提升芯片性能，Bump、RDL、TSV等技术赋能AP 1.1封装是半导体后道制程，主要起芯片保护、连接作用 半导体封装主要有机械保护、电气连接、机械连接和散热四大功能。半导体产业链可以分为IC设计、晶圆制造（前道工艺）、封装测试（后道工艺）三个核心环节。半导体封装，指用特定材料、工艺技术将芯片密封在塑料、金属或陶瓷等材料制成的封装体内，从而保护芯片免受物理性和化学性损坏。通过封装，还可以使芯片能够与其他电子元件进行连接，实现信息的输入输出。半导体封装主要有机械保护、电气连接、机械连接和散热四大功能。芯片封装完成后，需要进行性能测试，以确保封装的芯片符合性能要求。 图1：半导体产业链分设计、制造、封装和测试图2：半导体封装的四大作用 资料来源：海力士官网、HANOL出版社、山西证券研究所 资料来源：海力士官网、HANOL出版社、山西证券研究所 集成电路封装技术的发展可分为四个阶段。第一阶段是20世纪70年代开始应用的通孔 插装技术；第二阶段是20世纪80年代的贴片式封装技术；第三阶段是20世纪90年代开始应用的BGA、WLP、CSP技术；第四阶段是20世纪末开始的MCM、SIP、3D堆叠、Bumping等；第五阶段是20世纪前10年开始应用的SoC、MEMS、TSV、FC、SAB、Fan-Out、Fan-in等技术。 表1：全球集成电路封装技术经历了五个发展阶段 阶段 时间 封装 具体典型的封装形式 第一阶段 20世纪70 年代以前 通孔插装型封装 晶体管封装（TO）、陶瓷双列直插封装（CDIP）、塑料双列直插封装（PDIP） 第二阶段 20世纪80年代以后 表面贴装型封装 塑料有引线片式载体封装（PLCC）、塑料四边引线扁平封装（PQFP）、小外形表面封装（SOP）、无引线四边扁平封装（PQFN）、小外形晶体管封装（SOT）、双边扁平无引脚封装（DFN） 第三阶段 20世纪90年代 球栅阵列封装（BGA） 塑料焊球阵列封装（PBGA）、陶瓷焊球阵列封装（CBGA）、带散热器焊球阵列封装（EBGA）、倒装芯片焊球阵列封装（FC-BGA） 晶圆级封装（WLP） 芯片级封装（CSP） 引线框架CSP封装、柔性插入板CSP封装、刚性插入板CSP封装、圆片级CSP封装 第四阶段 20世纪末开始 多芯片组封装（MCM） 多层陶瓷基板（MCM-C）、多层薄膜基板（MCM-D）、多层印制板（MCM-L） 系统级封装（SiP）三维立体封装（3D）芯片上制作凸点（Bumping） 第五阶段 21世纪前10年开始 微电子机械系统封装（MEMS） 晶圆级系统封装-硅通孔（TSV）倒装焊封装（FC） 表面活化室温连接（SAB）扇出型集成电路封装（Fan-Out） 扇入型集成电路封装（Fan-in） 资料来源：甬矽电子招股书、山西证券研究所 1.2Bump、RDL、TSV、混合键合技术赋能先进封装 先进封装（AdvancedPackaging，AP）也称为高密度封装，通过缩短I/O间距和互联长度，提高I/O密度，进而实现芯片性能的提升。相比传统封装，先进封装拥有更高的内存带宽、能耗比、性能，更薄的芯片厚度，可以实现多芯片、异质集成、芯片之间高速互联。Bump、RDL、TSV、HybridBonding等是实现先进封装的关键技术。 图3：先进封装拥有更高的内存带宽、能耗比图4：Bump、RDL、TSV是实现先进封装关键技 术 资料来源：《人工智能芯片先进封装技术》、山西证券研究所 资料来源：CEIA电子智造、山西证券研究所 凸块（Bump） 传统封装的电路连接主要依赖引线框架，先进封装的电路连接则主要通过凸块完成。通过在芯片表面制作金属凸块，提供芯片电气互连的“点”接口，反应了先进制程以“以点代线”的发展趋势。Bump技术以几何倍数提高了单颗芯片引脚数的物理上限，进而大幅提高了芯片封装的集成度、缩小了模组体积，广泛应用于WLP、CSP、2.5D/3D等先进封装。随着工艺技术的发展，Bump的尺寸和间距也变得越来越小。 图5：应用于CoWoS、InFo等先进封装中的Bump图6：当前，先进封装凸块间距已经到20-10μm 资料来源：《先进封装中凸点技术的研究进展》、山西证券研究所 资料来源：Yol