电子行业深度报告：大算力时代下先进封装大有可为

证券研究报告|电子 强于大市(维持) 大算力时代下先进封装大有可为 投资要点： ——电子行业深度报告 2023年06月09日 行业相对沪深300指数表现 先进封装成为后摩尔时代提升系统性能的主流趋势。摩尔定律持续推 进带来的经济效能达到瓶颈，先进封装是超越摩尔定律、提升芯片系统性能的关键路径之一。先进封装的四要素是Bump、RDL、Wafer和TSV，其中TSV是使封装技术从二维向三维拓展的关键技术。先进封装的技术与形态会根据应用侧需求不断变化与迭代，从WLP、2.5D/3D、SiP等技术类型出发，各厂商发展出了满足多样化需求的封装解决方案。 先进封装市场空间广阔，为半导体设备行业带来增量。据Yole预测， 2021-2027年间先进封装的年化复合增速为9.6%，且先进封装占封装 20% 15% 10% 5% 0% -5% -10% -15% -20% 电子沪深300 行业研 究 行业深度报 告 证券研究报 告 行业的比重将逐渐超越传统封装，为封测市场贡献主要增量。细分技术方面，倒装封装目前是营收规模最大的技术方案，嵌入式、3D堆叠和晶圆级扇出型等高阶封装成长速度较快。此外，先进封装对传统封装设备的使用需求和精度要求都有所提升，且工艺延伸至前道环节，增加了前道设备的需求，为半导体设备行业带来增量。 高性能计算驱动半导体产业发展，先进封装实现算力提升。随着数字经济的发展和产业智能化转型的推进，高性能计算超越手机成为新一轮半导体周期的第一大驱动力。高性能计算的应用场景不断拓宽，对 算力芯片性能提出更高要求，进而拉动了先进封装及Chiplet工艺的需求。Chiplet技术需要采用先进封装工艺实现，其在设计灵活度、良率以及成本等方面优势明显。在国内发展先进制程外部条件受限的环境下，Chiplet是国产芯片“破局”路径之一。 龙头积极布局先进封装，中国大陆封装厂商蓬勃发展。英特尔、台积电和日月光等半导体龙头企业以较高的资本支出对先进封装产业进行布局，英特尔致力于实现每毫米立方体里功能最大，台积电推出了 “3DFabric”先进封装平台，日月光推出了“VIPack”先进封装平台。英特尔、台积电等是晶圆厂的代表，其在前道制造环节的经验更丰富，能深入发展需要刻蚀等前道步骤的TSV技术，因而在2.5D/3D封装技术方面较为领先；而以日月光为代表的后道封装厂商则更熟悉异质异构集成，因此在SiP技术的发展方面更有优势。中国大陆封测厂长电科技、通富微电、华天科技等近年来发展迅速，其中长电科技的先进封装技术布局全面且背靠中芯系，在国内封测厂中具有领先优势。 投资建议：把握大算力时代浪潮下先进封装行业的投资机会：1）先进封装是后摩尔时代下确定性的产业趋势，重点关注传统封装厂商技术升级带来的投资机会；2）Chiplet有望成为高端算力芯片的主流封装 方案，助力国产芯片“破局”，重点关注Chiplet技术领先、具备量产能力的龙头厂商；3）国内先进封装产业的蓬勃发展将拉动国产设备需求，重点关注布局封装环节设备的优质厂商。 风险因素：中美科技摩擦加剧；技术研发不及预期；国产化进程不及预期；算力需求不达预期；市场竞争加剧。 数据来源：聚源，万联证券研究所 相关研究 苹果推出M2Ultra和VisionPro，为硬件端注入活力 北京提出推动国产AI芯片突破，LED照明芯片价格调涨 日本半导体设备出口管制落地，显示玻璃基板价格调涨 分析师:夏清莹 执业证书编号：S0270520050001 电话：075583223620 邮箱：xiaqy1@wlzq.com.cn 正文目录 1先进封装成为后摩尔时代提升系统性能的主流趋势4 1.1摩尔定律经济效能达到瓶颈，先进封装提升芯片系统性能4 1.2封装技术发展趋势：芯片性能不断提高、系统趋于小型化5 1.3先进封装的技术与形态根据需求不断迭代，多应用于高性能场景6 2先进封装市场空间广阔，为半导体设备行业带来增量10 2.1先进封装市场空间广阔，中国大陆先进封装产业蓬勃发展10 2.2先进封装为半导体设备行业带来增量11 3高性能计算驱动半导体产业发展，先进封装实现算力提升13 3.1HPC超越手机成为半导体第一大需求驱动力，大算力时代来临13 3.2AI服务器产业链迎来高景气，异构集成与异构计算共推算力发展14 3.3Chiplet优势明显，是国产芯片“破局”路径之一16 4龙头积极布局先进封装，中国大陆封装厂商蓬勃发展18 4.1晶圆厂和封测厂积极布局先进封装，侧重点各有不同18 4.2OSAT竞争格局较为稳定，中国大陆厂商蓬勃发展20 5投资建议24 6风险因素24 图表1:单位数量的晶体管成本对比4 图表2:硅的晶胞结构和硅原子空间利用率4 图表3:集成电路的发展方向5 图表4:封装技术发展的四个阶段5 图表5:先进封装技术的发展主要朝上游晶圆制程和下游模组两个方向6 图表6:先进封装四要素6 图表7:主流先进封装技术方案及延伸方式7 图表8:主流封装技术方案与特点7 图表9:主流先进封装技术方案及应用&厂商8 图表10:系统级封装示意图9 图表11:Chiplet可以看成一种硬核形式的IP9 图表12:3DChiplet结构示意图10 图表13:2021年封装市场规模及构成10 图表14:2027年封装市场规模及构成10 图表15:2016年-2025E中国大陆封装市场规模11 图表16:2019-2026年先进封装主流技术市场规模及预测（$M）11 图表17:传统封装的步骤与设备12 图表18:先进封装晶圆级工艺所需设备12 图表19:部分工艺环节设备的竞争格局13 图表20:台积电2021年至今下游应用领域营收占比（%）13 图表21:中国智能算力规模及预测（百亿亿次浮点运算/秒，EFLOPS）14 图表22:2022-2026年全球AI服务器出货量预估14 图表23:面向多场景的异构计算加速平台15 图表24:英特尔的Co-EMIB技术属于典型的异构集成技术15 图表25:后摩智能H30芯片与8nm芯片性能比较16 图表26:采用Chiplet设计能提升系统的功能密度16 图表27:Chiplet与SoC、SiP的比较17 图表28:用Chiplet技术的7nm+14nm的造价vs7nm17 图表29:启明930芯片实物18 图表30:2021年封测厂及晶圆厂龙头在先进封装行业的资本支出（$M）18 图表31:英特尔封装技术发展路线图19 图表32:台积电推出“3DFabric”先进封装平台19 图表33:日月光半导体推出的VIPack先进封装平台20 图表34:2022年海内外已经上市的封测厂营收情况20 图表35:2022年全球前十大OSAT厂商所在区域市占率21 图表36:长电科技先进封装产品布局22 图表37:通富微电晶圆级封装技术可以应用于高性能ASIC、CPU/GPU22 图表38:华天科技推出3DMatrix先进封装平台23 图表39:甬矽电子业务定位中高端先进封装23 图表40:晶方科技高集成度、高可靠性的汽车传感器封装24 1先进封装成为后摩尔时代提升系统性能的主流趋势 1.1摩尔定律经济效能达到瓶颈，先进封装提升芯片系统性能 摩尔定律持续推进带来的经济效能达到瓶颈。摩尔定律是指随着技术演进，芯片上容纳的晶体管数量会呈指数级增长，每1.5-2年翻一倍，同时带来芯片性能提升一倍或成本下降一半的效应。随着芯片制程工艺的不断发展，芯片上容纳的晶体管数量不断增加，但单位数量晶体管的成本下降幅度正在持续降低。根据IBS的统计及预测，从16nm到10nm，每10亿颗晶体管的成本降低了30.7%，从7nm到5nm成本下降了17.8%，而从5nm到3nm成本仅下降了4.2%。 图表1:单位数量的晶体管成本对比 制程 16nm 10nm 7nm 5nm 3nm 芯片面积(mm^2) 125 87.66 83.27 85 85 晶体管数量(十亿个) 3.3 4.3 6.9 10.5 14.1 晶粒总数/单片晶圆 478 686 721 707 707 晶粒净产出/单片晶圆 359.74 512.44 545.65 530.25 509.04 晶圆价格($) 5912 8389 9965 12500 15500 晶粒价格($) 16.43 16.43 18.26 23.57 30.45 每10亿个晶体管的成本($) 4.98 3.81 2.65 2.25 2.16 资料来源：InternationalBusinessStrategies，芯智讯，万联证券研究所 集成电路中晶体管尺寸的微缩逐渐接近硅原子的物理极限。芯片工艺尺寸日益走向极致（3nm至1nm），而1nm的宽度中仅能容纳2个硅原子晶格（下图中a=0.5nm），如若进一步微缩，就将进入量子物理的世界，面临现阶段较为棘手的量子隧穿效应和散热 等问题。晶体管数量不断增加会造成短沟道效应，即当通道长度缩短到量子物理阈值时会产生量子隧穿效应，从而使晶体管的性能衰减。此外，晶体管工作会持续产生热量，当数以万计的晶体管以较短的间隔放置时，也需要解决散热问题。 图表2:硅的晶胞结构和硅原子空间利用率 资料来源：《基于SiP技术的微系统》，SiP与先进封装技术，万联证券研究所 先进封装成为超越摩尔定律、提升系统性能的关键路径之一。目前集成电路发展主要沿着两个技术路线进行，一个是摩尔定律的延伸，即向芯片小型化的方向发展，通过微缩半导体器件的晶体管尺寸以增加可容纳的晶体管数量，以单个芯片性能的提升为目标；另一个是超越摩尔定律，即以先进封装技术的发展为主要方向，将处理、模拟等多种芯片集成在一个系统内，实现系统级封装(SysteminPackage,SiP)，以系统性能的提升为目标。 图表3:集成电路的发展方向 资料来源：InternationalRoadmapforDevicesandSystems，万联证券研究所 1.2封装技术发展趋势：芯片性能不断提高、系统趋于小型化 封装技术的发展史是芯片性能不断提高、系统不断小型化的历史。封装是半导体晶圆制造的后道工序之一，目的是支撑、保护芯片，使芯片与外界电路连接、增强导热性能等。封装技术的发展大致分为4个阶段：第一、第二阶段（1990年以前）以DIP、SOP和LCC等技术为主，属于传统封装；第三阶段（1990至2000年）已经开始应用先进封装技术，这一阶段BGA、CSP和FC技术已开始大规模生产；第四阶段（2000年至今）， 先进封装技术从二维开始向三维拓展，出现了2.5D/3D封装、晶圆级封装、扇出型封装等封装技术。先进封装也称为高密度封装（HDAP，HighDensityAdvancedPackage），采用先进的设计和工艺对芯片进行封装级重构，并有效提升系统性能。相较于传统封装，先进封装具有引脚数量增加、芯片系统更小型化且系统集成度更高等特点。 图表4:封装技术发展的四个阶段 阶段时间封装技术 11970年前直插型封装，以双列直插封装(DualIn-linePackage,DIP)为主 2 1970—1990年 以表面贴装技术衍生出的小外形封装(SmallOutlinePackage,SOP)、J型引脚小外 形封装(SmallOutlineJ-leaded,SOJ)、无引脚芯片载体(LeadlessChipCarrier,LCC)、扁平方形封装（QuadFlatPackage,QFP)4大封装技术和针栅阵列(PinGridArray,PGA)技术为主 4 2000年至今 从二维封装向三维封装发展，出现了晶圆级封装(WaferLevelPackage,WLP)、系 统级封装、扇出型(Fan-Out,FO)封装、2.5D/3D封装、嵌入式多芯片互连桥接 (EmbeddedMulti-dieInterconnectBridge，EMIB)等先进封装技术 31990——2000年球栅阵列(BallGridArray,BGA)、单芯片封装(Chip