Chiplet：设计引领、封装赋能，助推产业链价值重构和国产芯破局

半导体 证券研究报告 2023年03月15日 投资评级 Chiplet：设计引领、封装赋能，助推产业链价值重构和国产芯破局 事件：当地时间3月2日，BIS将浪潮、龙芯等29家中国实体列入实体清单。其中浪潮、龙 芯同时被列入脚注4实体（即涉及先进计算类芯片与超级计算机的实体），将限制其获取18 类软件和技术。 我们看好外部形势趋紧之下，Chiplet技术方案由设计公司引领、先进封装赋能落地，从上游IP、EDA、设计到中游制造，再到下游封测，革新半导体产业链，重塑产业链价值，有望助力国产芯实现换道超车。看好封装公司估值处于历史相对低位，周期底部有望率先复苏，伴随2D封装到3DChiplet发展，封装环节价值逐步提升。 1、硅片级“解构-重构-复用”，Chiplet突破三大产业瓶颈 作为硅片级“解构-重构-复用”的方案，Chiplet或为破局摩尔定律、实现产业再度飞跃的关键。其突破主要体现在三个方面，分别带来百分比级、翻倍级和指数级的性能提升：（1）成本&良率突破：芯片良率与芯片性能之间存在矛盾，同构小芯粒集成可以提升良率，降低成本； （2）面积&性能突破：目前服务器CPU和GPU已逼近单个芯片面积上限，无法满足高算力需求，同构扩展可以提高性能，应对各场景大量增长的算力诉求；（3）设计&制程突破：先进制程芯片设计成本高昂，而异构集成下各模块使用适宜制程各司其职，从我国视角来看，Chiplet或为打破国产制程瓶颈的关键方案。同时，Chiplet可助力超异构集成计算的发展，处理器性能&灵活性同步提升。 2、产业链价值重塑，封装环节具有“估值处历史相对低位+周期复苏+产业价值量提升”的投资逻辑 从全产业链来看，Chiplet作为一种全新设计理念提升了设计、IP、EDA环节的引领性地位，有望为中游制造、下游封测带来价值增量。从具体的落地方案来看，Chiplet主要依靠高速互联的设计和异构集成先进封装技术的支撑。设计方面，主要通过BaseDie/IODie/DietoDie设计实现核心处理模块之间，及其他各模块间的高速互联。封装方面，Chiplet封装演进的本质是在成本可控的情况下尽可能提升互联的密度与速度，从2D封装到2.5DChiplet、3DChiplet，封装环节价值量&重要性有望不断提升。我国封装厂商技术积累深厚，长电科技、通富微电、华天科技已实现Chiplet量产，封装环节具有“估值处历史相对低位+周期复苏+产业价值量提升”的投资逻辑。 3、高性能计算（HPC）或为Chiplet当前的主要发力点 ChatGPT是大数据+大模型+大算力的产物，每一代GPT模型的参数量高速增长，根据人工智能学家公众号数据，2020年5月发布的ChatGPT的前身GPT-3参数量达到了1750亿（预训练数据量达45TB，远远大于GPT2的40GB）。算力需求方面，训练ChatGPT所耗费的算力大概是3640PetaFLOPsperday，即用每秒能够运算一千万亿次的算力对模型进行训练，需要3640天完成。随着科技巨头类ChatGPT项目入局，整体在算力提升、数据存储及数据传输端需求迭起。而随着摩尔定律逐渐趋缓，我们认为Chiplet有望成为支持高性能计算存储的关键。美国正在开发的三个超级计算机Aurora、ElCapitan和Frontier，CPU和GPU利用Chiplet方案，AMD，Intel，华为的服务器处理器芯片均采用Chiplet方案助力算力突破及性能提升。 4、投资建议 我们看好Chiplet重塑半导体产业格局，为我国半导体产业带来换道超车的发展机遇。建议关注： （1）封测板块：长电科技、通富微电、华天科技等 （2）测试板块：伟测科技、利扬芯片等 （3）IP板块：芯原股份、润欣科技等 （4）EDA板块：华大九天、概伦电子等 （5）封装测试设备板块：长川科技、华峰测控、金海通、新益昌等 （6）材料板块：兴森科技、南亚新材、华正新材、方邦股份、德邦科技、和林微纳、联瑞新材等 风险提示：国际局势不确定性加剧；科研进度不及预期；需求不及预期 行业评级强于大市(维持评级) 上次评级强于大市 作者潘暕分析师 SAC执业证书编号：S1110517070005 panjian@tfzq.com 行业走势图 半导体沪深300 8% 2% -4% -10% -16% -22% -28% 2022-032022-072022-11 资料来源：聚源数据 相关报告 1《半导体-行业研究周报:荷兰对光刻机出口进一步限制，国产化亟待加速》2023-03-14 2《半导体-行业研究周报:政策预期升温，关注国产化，周期复苏，与新技术》2023-03-06 3《半导体-行业研究周报:23Q1库存持续去化，基本面或加速触底》2023-02-27 请务必阅读正文之后的信息披露和免责申明1 内容目录 1.质的飞跃：从成本到性能，Chiplet突破三大瓶颈4 1.1.良率&成本突破：同构小芯粒集成提升良率，降低成本5 1.2.面积&性能突破：同构扩展提高性能，应对算力的指数级增长6 1.3.设计&制程突破：模块化拆分优化设计，超异构打开想象空间9 1.4.地缘政治影响下，Chiplet加持中国自主产业链的构建12 2.产业革新：设计+先进封装实现高速互联，产业链价值迎来重构13 2.1.产业环节：Chiplet革新半导体产业生态13 2.2.设计环节：高速互联设计实现各模块“Chiplet化”14 2.3.封装环节：国内厂商布局加速，有望受益价值量提升+周期复苏双逻辑15 2.3.1.从2D封装到3DChiplet：先进封装价值量不断提升15 2.3.2.国内头部厂商：实现Chiplet产品量产，掌握核心工艺16 3.应用场景：高性能计算（HPC）为主战场18 4.投资建议19 5.风险提示21 图表目录 图1：SoC与Chiplet对比4 图2：异构集成和异质集成4 图3：Chiplet带来的三大突破示意图及与性能提升的关系5 图4：AMDZen1架构四合一同构方案提升良率5 图5：服务器CPU和GPU芯片尺寸接近上限6 图6：数据量爆炸式增长6 图7：算力增长曲线6 图8：机器学习大幅提升算力需求7 图9：自动驾驶算力需求增长8 图10：苹果M1-M1Ultra芯片面积8 图11：特斯拉Dojo核心芯片9 图12：先进制程芯片的单位面积成本增加（亿美元）9 图13：摩尔定律不断放缓9 图14：Zen1到Zen2“异构集成”设计变化10 图15：英特尔超算芯片PonteVecchio结构11 图16：处理器异构集成发展11 图17：Chiplet产业链13 图18：AMDZen2架构中I/ODie与DietoDie的互联方案及片上缓存性能的提升14 图19：中介层和中介层通孔15 图20：3D封装示意图16 图21：长电科技XDFOI技术17 图22：通富微电VISionS平台17 图23：华天科技3DMatrix平台17 图24：封测板块估值处历史相对低位17 图25：Chiplet助力服务器算力提升&性能优化18 表1：苹果M1-M1Ultra芯片性能8 表2：美国政府对我国半导体产业制裁已久12 表3：各业务板块Chiplet相关标的19 表4：相关公司盈利预测与估值21 1.质的飞跃：从成本到性能，Chiplet突破三大瓶颈 事件：当地时间3月2日，BIS将浪潮集团、龙芯中科、第四范式、盛科通信等29家中国 实体被列入实体清单。其中浪潮、龙芯同时被列入脚注4实体（即涉及先进计算类芯片与 超级计算机的实体），将限制其获取18类软件和技术。 部分被限制企业业务与先进芯片或超级计算机相关。被限制的企业中，浪潮集团旗下拥有X86服务器业务，龙芯中科是CPU设计企业，第四范式是一家AI独角兽，盛科通信则是一家以太网交换芯片设计企业，且浪潮集团并非第一次遭遇被列入实体清单。 超算产业发展受限、国际形势不确定性加剧之下，芯片国产化亦在加速。我们看好Chiplet助力突破制程瓶颈，实现国产算力芯片产业飞跃。以浪潮为例，其业务对英特尔多有依赖。2013年以来，英特尔始终为浪潮第一大供应商，在服务器、存储、AI解决方案、云服务等多方面，其底层技术均依赖英特尔的CPU。2019年，浪潮信息从英特尔采购的金额达到179亿元，占比达到37.53%。在2021年财报中，浪潮信息隐去了前五大供应商的名称，但第一大供应商采购的金额仍高达169亿元，占比为23.83%。我们认为此类企业受限或会束缚我国先进芯片及超级计算机产业发展，Chiplet有望助力突破先进制程及算力受限的困境。 Chiplet又称芯粒或小芯片，是硅片级别的“解构-重构-复用”，它把传统的SoC分解为多个芯粒模块，将这些芯粒分开制备后再通过互联封装形成一个完整芯片。芯粒可以采用不同工艺进行分离制造，可以显著降低成本，并实现一种新形式的IP复用。其为SoC集成发展到当今时代，摩尔定律逐渐放缓情况下，持续提高集成度和芯片算力的重要途径。相比传统Monolithic（单一整体）芯片技术，Chiplet技术能够在降低成本的同时获得更高的集成度。 图1：SoC与Chiplet对比 资料来源：第六届中国系统级封装大会，长电科技，天风证券研究所 Chiplet具体方案包括同构、异构、异质。同构即对相同制程和类型的芯片进行连接扩展，如4个7nm，单颗算力30个tops，4个堆为120tops。异构堆叠是通过把大芯片分成面积更小的单元模块，选择最适合的半导体制程工艺，从而实现媲美乃至超越传统SOC的性能和各项表现。异质主要指将不同材料的芯片集成为一体。 图2：异构集成和异质集成 资料来源：第六届中国系统级封装大会，SCI，天风证券研究所 摩尔定律放缓及国际形势不确定加剧下，预期Chiplet能为半导体产业带来三大突破，海内外有望同步受益，对我国半导体产业而言，也是一次突破先进制程和算力瓶颈的产业机遇。 （1）同构小芯粒集成方案提升良率，降低成本，结合AMDZen1架构的应用案例，增加10%面积，良率提升，降低了40%的量产成本。我们认为在同等成本下，同构小芯粒集成方案有望带来性能的百分比增长。 （2）同构扩展方案能够大幅提高性能以应对算力爆炸的时代需求，结合苹果M1Ultra将两个M1Max芯片连成一个芯片，芯片面积增加100%，各项硬件指标也实现了直接翻倍。我们认为同构扩展方案或可带来性能的翻倍增长。 （3）异构集成方案对芯片进行了“模块化”的拆分，各个模块采用其合适的制程，在降低设计成本和难度的同时大幅提升芯片性能。同时Chiplet能够助力处理器的超异构趋势，平衡处理器的性能和灵活性，带来算力的指数级增长。 图3：Chiplet带来的三大突破示意图及与性能提升的关系 资料来源：奇异摩尔公众号，电脑爱好者公众号，摩尔芯球，半导体行业观察，天风证券研究所 1.1.良率&成本突破：同构小芯粒集成提升良率，降低成本 （1）良率方面：将单一芯片分割为多个面积较小的Chiplet，提升良率 （2）成本方面：提升良率，降低成本 瓶颈：芯片良率与芯片性能之间存在矛盾，芯片良率提升遇瓶颈。为了提升性能，必须要增加芯片中的晶体管数量，而若要提升良率则必须保证单一芯片面积不能太大。例如，150mm²芯片的良品率约为80%，700mm²的设计芯片合格率会骤降至30%。从工艺制造良率的Bose-Einstein模型：良率=1/(1+芯片面积*缺陷密度)n，其中n代表掩膜版层数相关系数。单芯片的面积越大，良率越低，对应制造成本也越高。 Chiplet突破案例：AMDZen1架构增加10%面积，良率提升，降低了40%的量产成本。厂商将单一芯片分割为多个面积较小的Chiplet，再把多个相同的Chiplet集成在一起来优化性能。AMD率先在其数据中心处理器Zen1中采用了该方案。AMD将Zen1分成四个独立的模块，并将它们重新拼接在一起。这种方式让AMD在维持该处理器整体性能不