精雕细刻筑产业基石，国产刻蚀机未来可期

刻蚀设备是重要性仅次于光刻机的半导体设备。刻蚀设备采购开支占设备采购开支总额的比例超过20%。此外，随着多重掩膜和3D叠堆等集成电路技术加速渗透，刻蚀设备在半导体制造中的使用量和重要性不断上升。 刻蚀设备具有较高的技术壁垒。刻蚀机的运行需要多种子系统，零件，和技术的互相配合。此外，刻蚀设备有多种复杂技术路线，硅、介质、金属刻蚀等不同工艺之间，技术原理和方法存在一定的差别。随着集成电路结构不断多层化，微缩化，刻蚀需要满足的工艺指标不断增多；设备研发需要大量的实验数据和经验积累，提高了行业的门槛，2021年行业TOP3占据91%的市场。 刻蚀设备市场规模大，国产替代需求强劲。疫情居家，新能源车，智能化等多重因素推动半导体需求持续上升，短期波动不改变长远上升态势。晶圆厂扩产带动刻蚀设备及零件需求，2021年全球刻蚀设备市场规模已达199.2亿美元，中国大陆2022年1-9月进口额达30.25亿美元。国内企业与海外对手规模差距大，国内刻蚀设备市场仍主要被外企占据，随着海外供应链日趋不稳定，国内晶圆厂对国产刻蚀设备的需求迫切，国产替代市场规模大。 刻蚀设备零件国产化率偏低，国产替代市场潜力大。目前国内半导体零部件国产化率只有25%。刻蚀设备零件品类多，除金属加工零件外，其他部件较为依赖进口，构成供应链不稳定因素。缺货、断供风险等多重因素叠加，国内设备企业自主可控意识提升，对国产零部件需求旺盛，有望助力刻蚀设备零部件企业实现规模技术双重突破。 投资建议：在刻蚀设备方面，建议关注北方华创（002371.SZ）、中微公司（688012.SH）、屹唐股份（未上市）等有一定技术实力的设备企业；在上游零部件方面，建议关注富创精密（688409.SH），江丰电子（300666.SZ）、新莱应材（300260.SZ）、英杰电气（(300820.SZ)、国力股份（688103.SH）、新松机器人（300024.SZ）、华卓精科（未上市）等。 风险提示：全球半导体市场步入下行周期，晶圆厂削减资本开支；贸易保护主义等因素导致国内晶圆厂扩产不及预期；设备和零部件企业研发进展可能 表1：重点公司投资评级: 图1.刻蚀设备市场与上游供应链 1.刻蚀是集成电路制造关键环节，复杂工艺构筑行业壁垒 1.1.刻蚀是雕刻芯片的精准手术刀 集成电路（integrated circuit）是采用多种工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，实现所需电路功能的微型结构。现代集成电路按功能划分，主要可以分为存储器，处理器，逻辑IC，模拟IC四大类。 图2.半导体分类 完整的集成电路的制造过程通常分为前道晶圆制造（Front-End）与后道封装（Back-End）两个部分。 传统封装（后道）测试工艺可以大致分为背面减薄、晶圆切割、贴片、引线键合、模塑、电镀、切筋成型和终测等8个主要步骤。与前道晶圆制造相比，后道封装相对简单，对工艺环境、设备和材料的要求较低。前道晶圆制造的复杂程度要远超后道封装，主要涉及光刻，刻蚀，薄膜沉积，显影涂胶，清洗，掺杂氧化扩散，量测等工艺。其中刻蚀与光刻及薄膜沉积一起，并列为晶圆制造最重要的三大工艺之一。 图3.芯片制造的主要步骤 集成电路的构造并非简单的平面图形，而是一层层构造叠加起的立体结构。其中，刻蚀作为核心工艺之一的作用，是通过物理及化学的方法，在晶圆表面的衬底及其他材料上，雕刻出集成电路所需的立体微观结构，将前道掩模上的图形转移到晶圆表面。在刻蚀新形成的结构上，可以进行𝑆𝑖𝑂、SiN介质薄膜沉积或金属Al，Cu，W薄膜沉积，也可以进行多重曝光或下一刻蚀步骤，最终在各个层形成正确图形，并使得不同层级之间适当连通，形成完整的集成电路。 图4.具有多层结构的集成电路3D效果 图5.具有多层结构的集成电路3D结构图 刻蚀设备的重要性不断升高。这是由于光刻设备受到光源波长（DUV的 193nm 或EUV的1 3.5nm ）的限制，分辨率有一定极限；当晶体管微缩到一定尺寸之后，单纯依靠光刻机的精确度推进工艺进步已经非常困难。刻蚀步骤的设备，工艺，核心零部件的行业壁垒很高。这主要是因为：（1）刻蚀作为图形转移的关键步骤，其所需要雕刻出的结构形态各异；（2）刻蚀步骤需要在不同的材质表面进行，其所涉及的工艺方法相差较大；（3）刻蚀作为主要步骤，占用了大量工艺时间和厂房空间，其生产效率和良率，对产线的效率影响很大；（4）刻蚀步骤需要射频源，气路，电极，冷热源，真空等多个子系统的精确流畅配合，这需要大量的工艺数据积累。 图6.多重模板工艺中刻蚀步骤增加 图7.刻蚀设备在半导体设备中的市场占比提升 集成电路2D存储器件的线宽已接近物理极限。NAND闪存已进入3D时代，目前128层3D NAND闪存已进入量产阶段，196层和200层以上的闪存芯片正逐步放量。3D NAND制造工艺中，增加集成度的方法不再是缩小单层的线宽，而是增加堆叠的层数。逻辑与DRAM集成电路也已遇到物理因素限制，3D化设计雏形开始浮现。3D化集成电路对刻蚀设备提出了更高的要求。 图8.3D NAND的结构比2D NAND更加复杂 1.2.刻蚀方法从湿法到干法的演变 80年代以后，随着集成电路制程的升级，及芯片结构尺寸的不断缩小，湿法刻蚀在线宽控制，刻蚀方向性方面的局限性渐渐显现，并逐步被干法刻蚀取代。湿法刻蚀目前多用于回刻蚀，特殊材料层的去除，残留物的清洗。 图9.湿法刻蚀和干法刻蚀的优缺点 1.2.1.湿法刻蚀的技术应用 湿法刻蚀是较为原始的刻蚀技术，利用溶液与薄膜的化学反应去除薄膜未被保护掩模覆盖的部分，从而达到刻蚀的目的。其反应产物必须是气体或可溶于刻蚀剂的物质，否则会出现反应物沉淀的问题，影响刻蚀的正常进行。通常，使用湿法刻蚀处理的材料包括硅，铝和二氧化硅等。 图10.湿法刻蚀市场规模占比较小 图11.湿法刻蚀过程示意图 1）硅的湿法刻蚀 一般采用强氧化剂对硅进行氧化，然后利用氢氟酸与二氧化硅反应，去除掉二氧化硅，达到刻蚀硅的目的。最常用的刻蚀溶剂是硝酸与氢氟酸和水的混合液。此外，也可以使用含KOH的溶液进行刻蚀。 2）二氧化硅的湿法刻蚀 二氧化硅的湿法刻蚀可以使用氢氟酸（HF）作为刻蚀剂，但是在反应过程中会不断消耗氢氟酸，从而导致反应速率逐渐降低。为了避免这种现象的发生，通常在刻蚀溶液中加入氟化铵作为缓冲剂，形成的刻蚀溶液称为BHF。氟化铵通过分解反应产生氢氟酸，维持氢氟酸的恒定浓度。 3）氮化硅的湿法刻蚀 氮化硅是一种化学性质比较稳定的材料，它在半导体制造中的作用，主要是作为遮盖层，以及完成主要流程后的保护层。湿法刻蚀大多用于整层氮化硅的去除，对于小面积刻蚀，通常选择干法刻蚀。 4）铝的湿法刻蚀 集成电路中，大多数电极引线都由铝或铝合金制成。铝刻蚀的方法很多，生产上常用加热的磷酸，硝酸，醋酸以及水的混合溶液。硝酸的作用主要是提高刻蚀速率，醋酸用来提高刻蚀均匀性的。 表1.湿法刻蚀化学反应方程式 1.2.2.干法刻蚀技术的运用 随着集成电路的发展，湿法刻蚀呈现出以下局限：不能运用3微米以下的图形； 湿法刻蚀为各向同性，容易导致刻蚀图形变形；液体化学品潜在的毒性和污染； 需要额外的冲洗和干燥步骤等。 图12.各向异性，部分各向异性，各向同性刻蚀的效果差别 干法刻蚀技术的出现解决了湿法刻蚀面临的难题。干法刻蚀使用气体作为主要刻蚀材料，不需要液体化学品冲洗。干法刻蚀主要分为等离子刻蚀，离子溅射刻蚀，反应离子刻蚀三种，运用在不同的工艺步骤中。 1）等离子体刻蚀是将刻蚀气体电离，产生带电离子，分子，电子以及化学活性很强的原子（分子）团，然后原子（分子）团会与待刻蚀材料反应，生成具有挥发性的物质，并被真空设备抽气排出。 图13.等离子体刻蚀 根据产生等离子体方法的不同，干法刻蚀主要分为电容性等离子体刻蚀和电感性等离子体刻蚀。电容性等离子体刻蚀主要处理较硬的介质材料，刻蚀高深宽比的通孔，接触孔，沟道等微观结构。电感性等离子体刻蚀，主要处理较软和较薄的材料。这两种刻蚀设备涵盖了主要的刻蚀应用。 图14.电容性等离子体刻蚀反应腔 图15.电感性等离子体刻蚀反应腔 2）反应离子刻蚀（Reactive Ion Etching RIE）通过活性离子对衬底进行物理轰击，同时进行化学反应。它综合溅射刻蚀和等离子刻蚀，同时兼有各向异性和选择性好的优点。先用离子轰击将刻蚀材料表面，将原子键破坏使化学反应增强，再将沉积于被刻蚀物表面的产物打掉。 图16.反应离子刻蚀 3）离子束溅射刻蚀又称离子束刻蚀或离子铣。与主要依赖化学反应的等离子体刻蚀系统不同，离子束刻蚀是一个物理工艺。晶圆在真空反应室内被置于固定器上，向反应室导入氩气流；氩气受到从一对阴阳极来的高能电子束流的影响，氩原子被离子化，变为带正电荷的高能状态，被吸向固定器。当氩原子向晶圆固定器移动时，它们会加速冲击暴露的晶圆层，并将晶圆表面轰击掉一小部分。 图17.离子束溅射刻蚀 表2.三种干法刻蚀方法比较 1.3.硅、金属、介质，CCP与ICP，多种刻蚀工艺互相配合 金属刻蚀主要用于金属互连线铝合金刻蚀，制作钨塞；介质刻蚀主要用于制作接触孔，通孔，凹槽；硅刻蚀主要用于制作栅极和器件隔离沟槽。介质刻蚀一般为电容耦合等离子体刻蚀机；硅，金属刻蚀一般为电感耦合等离子体刻蚀机。 图18.硅，金属，介质刻蚀市场规模占比 1.3.1.CCP刻蚀与ICP刻蚀的区别 1）电容耦合等离子体(Capacitively Coupled Plasma)刻蚀 电容耦合等离子体刻蚀（CCP）是通过匹配器和隔直电容把射频电压加到两块平行平板电极上进行放电而生成的，两个电极和等离子体构成一个等效电容器。这种放电是靠欧姆加热和鞘层加热机制来维持的。由于射频电压的引入，将在两电极附近形成一个电容性鞘层，而且鞘层的边界是快速振荡的。当电子运动到鞘层边界时，将被这种快速移动的鞘层反射而获得能量。电容耦合等离子体刻蚀常用于刻蚀电介质等化学键能较大的材料，刻蚀速率较慢。 2）电感耦合等离子体ICP(Inductively Coupled Plasma)刻蚀 电感耦合等离子体刻蚀(ICP)的原理，是交流电流通过线圈产生诱导磁场，诱导磁场产生诱导电场，反应腔中的电子在诱导电场中加速产生等离子体。通过这种方式产生的离子化率高，但是离子团均一性差，常用于刻蚀硅，金属等化学键能较小的材料。电感耦合等离子体刻蚀设备可以做到电场在水平和垂直方向上的独立控制，可以做到真正意义上的De-couple，独立控制plasma密度以及轰击能量。 表3.CCP与ICP比较 1.3.2.单晶硅刻蚀 单晶硅刻蚀用于形成浅沟槽（STI），电容器的深沟槽。单晶硅刻蚀包括两个工艺过程:突破过程和主刻蚀过程，突破过程使用SiF4和NF气体，通过强离子轰击和氟元素化学作用移除单晶硅表面的氧化层；主刻蚀则一般采用溴化氢（HBr）为主要刻蚀剂，溴化氢在等离子体中分解释放溴元素自由基,这些自由基和硅反应形成具有挥发性的四溴化硅（SiBr4）。单晶硅刻蚀通常采用电感耦合等离子体刻蚀的刻蚀机。 1.3.3.多晶硅刻蚀 多晶硅刻蚀是最重要的刻蚀工艺之一,因为它决定了晶体管的栅极，而对栅极尺寸的控制很大程度上决定了集成电路的性能。多晶硅的刻蚀要有很好的选择比。通常选用卤素气体，氯气可实现各向异性刻蚀并且有很好的选择比（可达到10:1）； 溴基气体可得到100:1的选择比；HBr与氯气，氧气的混合气体，则可以提高刻蚀速率。而且卤素气体与硅的反应产物沉积在侧墙上，可起到保护作用。多晶硅刻蚀通常采用电感耦合等离子体刻蚀的刻蚀机。 图19.多晶硅膜的等离子刻蚀 1.3.4.金属刻蚀 金属刻蚀主要是互连线及多层金属布线的刻蚀，刻蚀的要求是：高刻蚀速率（大于1000nm/min）；高选择比，对掩盖层大于4:1，对层间介质大于2