EDA国产之巅，唯一国家队十年造梦全球龙头

十年宏图，国产EDA龙头向全球EDA领导者进发：华大九天是国产EDA龙头，2020年在国产EDA市场营收占有率超过50%。公司是国内唯一一家可以提供全流程EDA产品的公司，实现了模拟芯片设计和平板设计全流程覆盖，布局了数字芯片设计和晶圆制造领域。华大九天计划分十年三步，到2030年成长为全球EDA行业领导者。第一步，2023年补齐关键环节核心EDA短板；第二步，2025年完成IC设计所需全流程工具系统的建设和晶圆制造EDA核心工具的开发；第三步，2030年全面实现IC设计和制造各领域的EDA工具全流程覆盖。 EDA是半导体皇冠上的明珠，国产化浪潮势不可挡：EDA是服务于芯片设计生产全周期的工业软件。EDA行业杠杆效应较大，根据ESD Alliance和WSTS数据，2020年以115亿美元的全球市场规模撬动4404亿美元的全球半导体市场。根据赛迪智库和前瞻产业研究院数据，中国EDA市场被Synopsys、Cadence和Simens三大海外巨头垄断，2020年国产化率不到15%（营收口径）。EDA作为半导体产业关键基础软件，战略意义重大，国产化势在必行。虽然中外EDA产业差距较大，但在政策、资本等多重推动下，逐步蓬勃发展起来，根据芯思想数据，2020年国内EDA企业数量达到49家、融资次数16次，包括华大九天在内，已有多家EDA公司递交IPO申请或上市。 华大九天是唯一国家队，国产EDA最强者：1）产业链方面，第一大股东CEC给予强力支持。截至2022年7月11日，预计发行后，CEC（中国电子信息产业集团有限公司）持有华大九天32%的股份，CEC是信息技术领域的唯二央企，旗下半导体企业众多，如飞腾、成都华微电子、澜起科技、中国振华等，为华大九天产品的技术迭代和生态建设甚至是收购兼并提供了强有力的产业链支持。2）人才方面，华大九天创始团队曾参与设计中国第一款具有自主知识产权的“熊猫”EDA，技术实力雄厚。3）技术方面，华大九天是国内产品矩阵最全，唯一能够提供全流程EDA工具的厂商，满足客户倾向于选择产品谱系更全的供应商的偏好。产品技术国内领先，模拟设计EDA支持 28nm 制程，电路仿真工具支持 5nm 制程，已满足大多数市场需求，平板设计EDA技术全球领先，数字设计EDA产品6款中的5款支持全球最先进的 5nm 工艺。 盈利预测与投资评级：EDA重要性日益凸显，我们预计“十四五”期间，EDA国产化进度有望加快。华大九天作为国产EDA唯一国家队，先发优势和资源优势明显，我们预计公司2022-2024年归母净利润分别为1.87/2.48/3.25亿元，公司目前处在高速发展状态，建议积极关注。 风险提示：1）行业竞争加剧；2）新产品研发进度不及预期；3）政策支持力度不及预期。 1.十年宏图，致力于成为全球EDA行业领导者 传承自“熊猫”，国产EDA龙头。公司创始人参与设计中国第一款具有自主知识产权的EDA工具“熊猫ICCAD系统”，技术功底扎实，行业经验丰富。公司成立于2009年，主要从事EDA工具软件的开发、销售及相关服务。主要产品有模拟电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统和晶圆制造EDA工具等EDA工具软件。根据赛迪智库数据，2020年华大九天营收占我国EDA市场约6%的份额，占国产EDA市份额超过50%，居本土EDA企业首位。 图1：华大九天发展历程 图2：华大九天产品线 十年三步成为全球顶尖EDA厂商。华大九天宗旨是为我国集成电路产业持续健康发展提供支撑和保障，致力于成为全球顶尖的EDA提供商。公司给出了清晰的发展目标，分三步走，总共用十年时间（2021-2030年）成长为全球领先的EDA服务商： 到2023年补齐关键环节核心EDA产品短板； 到2025年完成IC设计所需全流程工具系统的建设，以及完成晶圆制造EDA核心工具的开发； 到2030年实现长期目标，全面实现IC设计和制造各领域的EDA工具全流程覆盖。 IPO募资主要用于第一阶段现有模拟设计工具的升级和数字设计EDA工具全流程的补全开发，为完成2023年的短期目标而努力。 图3：华大九天十年战略规划 表1：公司IPO募资为实现2023年第一阶段目标而努力 营收规模国内最大，高度重视技术研发。华大九天2021年营收5.79亿元，同比增长40%，为国产EDA厂商中规模最大的公司。2021年归母净利润为1.39亿元，同比增长35%。EDA行业为技术密集型行业，华大九天高度重视技术研发，2018-2021年研发费用维持在40%以上，2021年公司研发人员占比高达75%。截至2021年12月31日，公司拥有已授权专利150项和已登记软件著作权67项。 图4：华大九天2018-2021年营收及同比增速 图5：华大九天2018-2021年归母净利润及同比增速 图6：2018-2021年研发费用维持在40%以上 图7：2021年研发人员占比高达75% EDA软件销售为主要收入来源，2021年全流程EDA主营业务营收占比达62%。 公司营收类型分为EDA软件销售和技术开发服务。EDA软件销售主要是EDA工具软件的授权收费，2021年占主营业务收入的比重为86%，毛利率高达100%。EDA软件销售主要包括全流程EDA（模拟芯片和平板）、数字电路设计EDA和晶圆制造EDA，其中2021年全流程EDA主营业务收入占比达62%，数字电路设计EDA工具主营业务收入占比15%。技术开发服务主要为设计支持服务和晶圆制造工程服务，主要包括测试芯片设计、半导体器件测试分析等，该部分业务定制化程度较高，毛利率较低，2021年毛利率为35%。 图8：不同业务2018-2021年毛利率 图9：不同业务2018-2021年主营业务营收占比 EDA软件的盈利模式为授权模式，2021年固定期限内一次授权方式营收占比达55%。根据授权期间的不同，EDA软件的销售方式可以分为永久期限授权和固定期限授权。对软件换代需求不迫切的企业，通常采购永久期限授权软件；对软件换代需求迫切的企业，通常采购固定期限授权软件。公司的固定期限授权通常为1-3年，多次授权模式下，公司分次向客户提供license，于每次提供license后取得收货（安装）确认单，并确认收入。 图10：2019-2021年公司EDA软件销售不同授权模式营收占比 产品定价策略为casebycase。公司EDA工具软件产品可以分为多种类型，不同类型、不同版本、不同模块定价不同；其次，公司通常在报价的基础上根据客户购买的数量和授权期限的长短、客户的规模、客户所在地区的竞争程度等来定价。 2.EDA是半导体皇冠上的明珠 EDA行业杠杆效应较大，支撑超过4000亿美元半导体市场。根据ESD Alliance和WSTS数据，2020年全球EDA市场规模仅为115亿美元，却撬动着4404亿美元市场规模的半导体行业。一旦EDA这一产业链基础软件出现问题，整个半导体产业都会受到重大影响，因此，EDA行业是容易被外国“卡脖子”的关键领域。 图11：EDA行业杠杆效应较大 2.1.EDA是服务于芯片设计生产全周期的工业软件 EDA是用来辅助超大规模集成电路设计生产的工业软件。EDA全称是电子设计自动化（Electronic Design Automation）是指利用计算机辅助设计软件，来辅助完成超大规模集成电路芯片的设计、制造、封装、测试整个流程。随着芯片设计的复杂程度不断提升，基于先进工艺节点的集成电路规模可达到数十亿个半导体器件，不借助EDA已经无法完成芯片设计。EDA与产业链结合愈加紧密，已经成为提高设计效率、加速技术进步的关键推手。 EDA几乎涉及集成电路的各个方面。从设计生产流程方面，EDA包括从芯片系统设计、制造、封装、测试全流程，有给芯片设计公司使用的设计类软件和给晶圆厂使用的晶圆制造软件等。从电子系统层级上看，EDA包括芯片、多芯片模块和印制电路（PCB）板多个层级。 图12：EDA涉及集成电路的各个方面 针对不同种类芯片，EDA有不同的工具。集成电路芯片（Integrated Circuit Chip，简称IC）从结构上可以分为数字IC、模拟IC和数模混合IC。数字IC指用于进行传递、加工、处理数字信号（0或1的非连续信号）的IC。模拟IC指处理连续性的光、声音、速度、温度等自然模拟信号的IC。数模混合IC指同时包含模拟电路部分和数字电路部分的IC。数模混合IC中通常模拟电路是核心，数字电路用来控制模拟电路实现特定的算法。在IC设计部分，EDA软件主要有模拟IC和数字IC的两大类设计软件。 从设计步骤上芯片设计分为前端设计和后端设计。前端设计和后端设计并没有统一严格的界限，根据具体公司和产品会略有不同。一般来讲用设计的电路实现想法就是前端设计，将设计的电路制造出来，在工艺上实现想法就是后端设计。这就好比修盖房屋，建筑设计图就属于前端设计，设计出房子的外部造型和内部结构；建筑施工图属于后端设计，细化到建筑材料的用量和选材。 从设计维度上芯片设计可以分为五个层级。设计类EDA工具根据设计方法学的不同，按照设计层级自上而下，可进一步细分为行为级、系统级、RTL级、门级、晶体管级EDA工具。各层级EDA工具的仿真和验证精度依次提升、速度依次降低，其拟实现的目标和应用场景也有所不同。例如高层级的系统和行为级仿真和验证主要适用于产品设计早期的原型验证，评估产品原型的性能和功能；最底层的晶体管级仿真和验证则主要决定了最终产品的性能和良率。针对于大规模集成电路，设计方法往往从系统和行为级设计开始，逐层设计、仿真、验证和实现，并输出可以交付制造的晶体管级版图信息。 图13：芯片设计层级 数字芯片和模拟芯片设计流程有很大不同。数字IC设计主要在抽象级别上完成，不需要关注门/晶体管级放置和路由的细节，对设计人员经验要求相对较低。模拟IC设计通常涉及每个电路的个性化特点，甚至涉及每个晶体管的大小和细节，设计和验证更为复杂，对设计人员经验要求更高。 从设计自动化程度上芯片设计又可以分为全定制、半定制设计，全定制主要用于模拟芯片，半定制用于数字芯片。全定制设计是指基于晶体管级，所有器件和互连版图都用手工生成的方法。这种设计的很多工作要由人工完成，不便于直接利用现存电路的成果，设计周期较长，成本也高。全定制设计多用于模拟IC和数模混合IC。半定制设计是基于门阵列和标准单元的，按用户所需功能，把成熟的、已优化的单元连接起来。半定制设计成本低、周期短、芯片利用率低，适合于小批量、速度快的生产，多用于数字IC。对于EDA工具，半定制的技术门槛往往高于全定制。 表2：半定制设计和全定制设计的区别 图14：数字芯片设计流程 图15：模拟芯片设计流程 数字芯片设计流程中涉及到的环节如下： 系统架构设计。首先要明确芯片规格，包括芯片需要达到的具体功能和性能方面的要求，给出一个列表。然后，芯片架构师会根据芯片规格要求，给出设计解决方案和具体的实现架构，划分功能模块，将不同的功能模块交给不同的小组来完成。 HDL编码。使用硬件描述语言（VHDL、VerilogHDL等）将模块功能以代码来描述实现，形成RTL（寄存器传输级）代码。 仿真验证。仿真验证就是检验代码编写设计的正确性，检验标准就是预先设定好的芯片规格。如有不满足的地方，需要修改直至满足。 逻辑综合。逻辑综合就是把设计实现的HDL代码翻译成门级网表（Netlist）。综合会设定约束条件，如面积、时序等目标参数。综合完成之后需要再次仿真验证（称为后仿真，之前的仿真称为前仿真）。 加入DFT（Designfortest），可测性设计。加入DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。 静态时序分析（StaticTimingAnalysis，STA）。STA是验证的一个步骤，检查电路的建立时间和保持时间是否违例。当