东北电子 华为韬 中国道韬芯片交出能效答卷

华为韬的逻辑折叠芯片技术通过电路架构创新实现低功耗，同等性能下NPU功耗下降66%、GPU下降58%、CPU性能核下降41%。其节电关键在于将部分横向长线转为垂直短连线，利用更多并行单元，以更低频率电压完成任务。这种技术路径需要软硬件协同设计，包括并行资源分配、电压频率选择、避免热点重叠等，对工艺模型、EDA工具要求更高。

逻辑折叠芯片技术通过降低功耗和提升性能，推动半导体行业向更高集成度、更低能耗方向发展。该技术依赖混合键合、C-Molding等技术，需要CMP、TSV、模塑设备与材料配套，利好具备相关工艺能力的晶圆厂。同时，低功耗EDA工具的需求也将增加，对产业链各环节提出更高要求。

研报重点分析了华为韬逻辑折叠芯片的技术细节，包括其通过电路架构创新实现低功耗的核心机制，以及将横向长线转为垂直短连线的具体实现方式。此外，还探讨了低功耗实现所需的软硬件协同设计要点，如并行资源分配、电压频率选择和避免热点重叠等，并提及了对工艺模型、EDA工具的高要求。

当前半导体市场对低功耗芯片的需求持续增长，逻辑折叠芯片技术因其显著降低功耗的特性，受到市场关注。该技术路线降低落地难度，推动晶圆厂升级相关工艺能力，并带动低功耗EDA、制造工艺及晶圆制造等领域的发展。不过，市场需求受终端应用场景和产品迭代速度影响，需持续观察。

研报提示了逻辑折叠芯片技术面临的风险，包括技术落地不及预期、量产良率爬坡风险等。由于该技术涉及复杂的软硬件协同和新的工艺要求，初期可能面临技术瓶颈。此外，市场需求的不确定性也可能影响技术的推广速度和商业价值。这些风险需要产业链各方共同努力克服。