新技术前瞻专题系列（七）：先进封装行业：CoWoS五问五答

司 公DONGXING 研究 SECURITIES 东 兴 券 证先进封装行业：CoWoS五问五答 股 有 份——新技术前瞻专题系列（七） 限公司证券 研分析师刘航执业证书编号：S1480522060001 究研究助理李科融执业证书编号：S1480124050020 报告 东兴电子团队 2025年1月8日 摘要 Q1:CoWoS是什么？CoWoS严格来说属于2.5D先进封装技术，由CoW和oS组合而来：先将芯片通过ChiponWafer（CoW）的封装制程连接 至硅晶圆，再把CoW芯片与基板（Substrate）连接，整合成CoWoS。核心是将不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。CoWoS自2011年经台积电开发后，经历5次技术迭代；台积电将CoWoS封装技术分为三种类型——CoWoS-S、CoWoS-R、CoWoS-L,不同类型在技术特点和应用有所区别。 Q2：CoWoS的优势与挑战？CoWoS的目前具有：高度集成、高速和高可靠性、高性价比等优势。但与此同时CoWoS面临：制造复杂性、集成和良率挑战、电气挑战、散热的挑战。 Q3：产业市场现状？后摩尔时代，先进制程工艺演进逼近物理极限，先进封装（AP）成了延续芯片新能持续提升的道路之一。2025年中国先进封装市场规模将超过1100亿元，年复合增长率达26.5%。CoWoS先进封装技术主要应用于AI算力芯片及HBM领域。英伟达是CoWoS主要需求大厂，在台 积电的CoWoS产能中，英伟达占整体供应量比重超过50%。目前，HBM需要CoWoS等2.5D先进封装技术来实现，HBM的产能将受制于CoWoS产能，同时HBM需求激增进一步加剧了CoWoS封装的供不应求情况。 Q4：中国大陆主要有哪些企业参与？目前国内长电科技、通富微电、华天科技等企业参与。长电科技拥有高集成度的晶圆级WLP、2.5D/3D、系统级（SiP）封装技术和高性能的FlipChip和引线互联封装技术；通富微电超大尺寸2D+封装技术及3维堆叠封装技术均获得验证通过；华天科技已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等集成电路先进封装技术，持续推进FOPLP封装工艺开发和2.5D工艺验证。 Q5:CoWoS技术发展趋势？CoWoS-L有望成为下一阶段的主要封装类型。CoWoS-L结合了CoWoS-S和InFO技术的优点，使用中介层与LSI芯片进行芯片间互连，并使用RDL层进行功率和信号传输，从而提供最灵活的集成。在电气性能方面，CoWoS平台引入第一代深沟槽电容器（eDTC）是用于提升电气性能，通过连接所有LSI芯片的电容，CoWoS-L搭载多个LSI芯片，可以显著增加RI上的总eDTC电容。 投资建议：随着大算力时代的蓬勃兴起，先进封装是提升芯片性能的关键技术路径，AI加速发展驱动先进封装CoWoS需求旺盛，先进封装各产业链将持续受益；受益标的：长电科技、通富微电、华天科技、艾森股份、天承科技、华大九天、广立微、概伦电子。 风险提示：下游需求放缓、技术导入不及预期、客户导入不及预期、贸易摩擦加剧。 Q1 CoWoS是什么？ 1.CoWoS是一种先进封装技术 CoWoS是一种先进的封装技术，能够将多个芯片堆叠在一起，然后封装在一个基板上，形成一个紧凑且高效的单元。 在芯片制造领域，前道、中道和后道指的是半导体生产过程中的三个主要阶段，具体如下： 前道（Front-EndManufacturing）：前道工艺主要涉及晶圆制造，这是在空白的硅片上完成电路加工的过程，包括光刻、刻蚀、薄膜生长、离子注入、清洗、CMP（化学机械抛光）和量测等工艺步骤。这个阶段的目标是在硅片上形成晶体管和其他有源器件，以及多层互连结构。 中道（Middle-EndManufacturing）：中道是介于晶圆制造和封装测试之间的一个环节，有时也被称作“Bumping”。它通常指的是在晶圆上形成的凸点（Bumps），这些凸点用于后续的封装过程，使得芯片能够与外部电路连接。中道制造随着高密度芯片需求的增长而变得越来越重要，尤其是在倒装芯片（Flip-Chip）技术中。 后道（Back-EndManufacturing）：后道工艺主要涉及封装和测试。包括减薄、划片、装片、引线键合、模塑、电镀、切筋/成型和终测 等步骤。这个阶段的目标是将圆形的硅片切割成单独的芯片颗粒，完成外壳封装，并进行电气测试以确保性能符合标准。 图1：半导体生产过程 资料来源：CSDN，东兴证券研究所 1.CoWoS由CoW芯片与基板oS连接整合而成 目前集成电路前道制程工艺发展受限，但随着大模型和AIGC等新兴应用场景的快速发展，科技产业对于芯片性能的要求日益提高，越来越多集成电路企业转向后道先进封装工艺寻求先进技术方案，以确保产品性能的持续提升。2.5D封装、3D封装等均被认为属于先进封装范畴。 2.5D封装：这种封装方式是将芯片堆叠在中介层之上，通过微小的金属线连接不同的芯片，实现电子信号的整合。 3D封装：更进一步，3D封装技术允许芯片垂直堆叠，这为高性能逻辑芯片和SoC（SystemonChip）的制造提供了可能。 CoWoS严格来说属于2.5D先进封装技术，由CoW和oS组合而来：先将芯片通过ChiponWafer（CoW）的封装制程连接至硅晶圆，再把CoW芯片与基板（Substrate）连接，整合成CoWoS。核心是将不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。 图2：CoWoS结构由CoW和基板oS连接整合而成 资料来源：钟毅等《芯片三维互连技术及异质集成研究进展》，东兴证券研究所 2011年台积电开发出的第一代CoWoS-S硅中介层最大面积为775mm²，已经接近掩膜版的曝光尺寸极限（858mm²），对此，台积电研发出光罩拼接技术突破了该瓶颈，光罩拼接即两个光罩组合，产生重合部分的RDL互联需做到一致。 突破光罩限制后，2014年台积电第二代CoWoS-S产品的硅中介层面积达到1150mm²，第三代、第四代、第五代、第六代硅中介层面积分别为1245mm²、1660mm²、2500mm²、3320mm²，对应的集成芯片数量分别为1个soc+4个HBM（内存16GB）、1个soc+6个HBM（内存48GB）、2个soc+8个HBM（内存128GB）、2个soc+12个HBM。 硅转接板面积不断增加，便于集成更多元器件，从第三代开始，CoWoS由同质集成转变为异质集成。第五代芯片不仅对逻辑与内存进行了改进，还针对硅中介层的RDL、TSV进行改进，在硅中介层加入了eDTC（嵌入式深沟槽电容器）以进一步稳定电源系统。 图3:CoWoS发展历程 资料来源：网易，东兴证券研究所 1.CoWoS发展历程 1.CoWoS的种类按中介层的不同可分为三种 台积电将CoWoS封装技术分为三种类型——CoWoS-S、CoWoS-R、CoWoS-L。其主要区别在于中介 层的不同： CoWoS-S(SiliconInterposer):使 用硅中介层作为主要的连接媒介。这种结构通常具有高密度的I/O互连，适合高性能计算和大规模集成电路的需求。硅中介层的优势在于其精密的制造工艺和优越的 电性能。 应用：主要用于需要极高性能和 高密度互连的应用，如高性能计算（HPC）、人工智能（AI）加 速器和高端服务器。 CoWoS-R(RDLInterposer):使 用重新布线层（RDL）中介层。这种类型的封装主要用于降低成本和适应不同类型的器件连接需求，RDL具有更大的设计灵活性， 可以支持更多的芯片连接。 应用：适用于需要兼顾性能和成 本的应用，如网络设备、通信基站和某些高端消费电子产品。 CoWoS-L (Local Silicon InterconnectandRDLInterposer):结合局部硅互连和RDL中介层，利用两者的优点以实现更高效的封装和连接。这种结构适合复杂的系统集成，能够在单一封装中 实现更复杂的电路设计。 应用：适用于需要降低封装成本 并且具有一定性能需求的应用，如消费类电子产品和中端服务器。 Q2 CoWoS的优势与挑战？ 2.CoWoS的优势 高度集成 CoWoS封装技术的一个显著特点是它可以实现高度集成，这意味着多个芯片在一个封装中可以实现高度集成，从而可以在更小的空间内提供更强大的功能。这种技术特别适用于那些对空间效率有极高要求的行业，如互联网、5G和人工智能。 高速和高可靠性 由于芯片与晶圆直接相连，CoWoS封装技术可以提高信号传输速度和可靠性。此外，它还能有效地缩短电子器件的信号传输距离，从而减少传输时延和能量损失。 。 高性价比 相比于传统的封装技术，CoWoS技术可以降低 芯片的制造成本和封装成本。这是因为它避免01 了传统封装技术中的繁琐步骤，如铜线缠绕、 02 耗材成本高等，从而可以提高生产效率和降低成本。 03 资料来源：合明科技，东兴证券研究所 制造复杂性： CoWoS是一种2.5D/3D集成技术，与前代技术相比，制造复杂性显著增加。制造复杂性直接导致采用这种封装技术的芯片成本增加。 集成和良率挑战： 2.5D和3D集成电路需要像任何其他集成电路一样进行测试，以确保它们没有任何制造缺陷。然而，测试2.5D或3D集成电路要困难得多，因为每个晶圆芯片在安装到中介层之前都需要单独测试，安装后还需要再次测试。除此之外，硅通孔(TSV)也需要测试。最后，大型硅中介层特别容易受到制造缺陷的影响，并可能导致产量损失。 2.CoWoS的挑战 01 02 Challenge 03 04 电气挑战： 信号完整性：逻辑晶圆到基板的互连：随着数据速率的提高，由于TSV的寄生电容和电感，互连的信号传输会变差。为了解决这个问题，努力优化TSV，以最大限度地降低电容和电感。逻辑晶圆芯片到HBM：SoC和HBM之间互连的眼图性能瓶颈归因于互连的寄生电阻和电容。 电源完整性：CoWoS封装通常用于具有较高数据切换率和较低工作电压的高性能应用。这使得这些封装容易受到电源完整性挑战。 散热挑战： 由于中介层和基板之间的热膨胀系数(CTE)不同，CoWoS封装会遇到散热问题。使用有机中介层确实可以在一定程度上限制散热问题。 使用底部填充材料可以缓冲硅片和基板之间的热失配，从而大大提高焊点的寿命。 资料来源：电子工程专辑，东兴证券研究所 Q3 产业市场现状？ 3.市场规模呈蓬勃发展态势 后摩尔时代，先进制程工艺演进逼近物理极限，先进封装（AP）成了延续芯片新能持续提升的道路之一。传统的芯片封装方式已经无法满足如此巨大的数据处理需求，先进封装的重要性日益凸显。近年来，先进封装市场规模不断扩大，多样化的AP平台，包括扇出封装、WLCSP、fcBGA/CSP、SiP和2.5D/3D堆叠封装，加上异构和小芯片的变革潜力，正在重塑半导体格局。 2020年-2023年，全球半导体先进封装市场规模稳步上升。自2020年的300亿美元上升至2023年的439亿美元，年复合增长率为13.5%。同时预 计2024年，全球半导体先进封装市场规模将进一步上升，达472.5亿美元。 在全球趋势下，中国半导体先进封装市场也迎来春天。2020年，中国半导体先进封装市场规模为351.3亿元，据中商产业研究院预测，2025年 中国先进封装市场规模将超过1100亿元，年复合增长率达26.5%。 图4:2024年全球半导体先进封装市场规模预计达472.5亿美元 图5:2020-2025E中国半导体先进封装市场规模达26.5% 资料来源：中商情报网，东兴证券研究所 资料来源：中商情报网，东兴证券研究所 3.CoWoS需求上升—高性能GPU CoWoS先进封装技术主要应用于AI算力芯片及HBM领域。英伟达是CoWoS主要需求大厂，在台积电的CoWoS产能中，英