半导体行业专题：先进封装超越摩尔定律，晶圆厂和封测厂齐发力

证券研究报告|2024年09月19日 半导体行业专题： 先进封装超越摩尔定律，晶圆厂和封测厂齐发力 行业研究·行业专题电子·半导体 投资评级：优于大市（维持） 证券分析师：胡剑 证券分析师：胡慧 证券分析师：叶子 证券分析师：詹浏洋 联系人：李书颖 021-60893306 021-60871321 0755-81982153 010-88005307 0755-81982362 hujian1@guosen.com.cnS0980521080001 huhui2@guosen.com.cnS0980521080002 yezi3@guosen.com.cnS0980522100003 zhanliuyang@guosen.com.cnS0980524060001 lishuying@guosen.com.cn 后摩尔时代，先进封装获重视 一方面，当前先进芯片发展面临“存储墙”“面积墙”“功耗墙”和“功能墙”，仅依靠先进制程无法解决，先进封装成为重要助力。另一方，随着工艺制程进入10nm以下，芯片设计成本快速提高。根据IBS的数据，16nm工艺的芯片设计成本为1.06亿美元，5nm增至5.42亿美元。同时，由于先进制程越来越接近物理极限，摩尔定律明显放缓，侧重封装技术的 MorethanMoore路径越来越被重视。根据Yole的预测，2023年全球先进封装营收为378亿美元，2029年增长到695亿美元，2023-2029年的CAGR达10.7%。其中2.5D/3D封装增速最快；高端封装市场规模将从2023年的43亿美元增长至2029年的280 亿美元，CAGR达37%；先进封装领域资本开支将从2023年的99亿美元提高至2024年的115亿美元。 先进封装技术多样，目的是提高集成度和性能并降低成本 先进封装技术包括FO（扇出型封装）、WLCSP（晶圆级芯片规模封装）、FCCSP（倒装芯片级封装）、FCBGA（倒装芯片球栅阵列封装）、2.5D封装、3D封装、ED(芯片封装)、SiP（系统级封装）等。相比传统封装技术，先进封装由有线变为无线，从芯片级封装拓展至晶圆级封装，从单芯片封装拓展至多芯片封装，从2D封装拓展至2.5D/3D封装，从而缩小封装体积、增加I/O数、提高集成度和性能，并降低成本。Chiplet（芯粒/小芯片）是后摩尔时代的重要路径，相比SoC，具有更高的灵活性、可扩展性和模块化，根据martket.us的预测，全球Chiplet市场规模将由2023年的31亿美元增长至2033年的1070亿美元，CAGR约42.5%。 晶圆厂和封测厂均积极布局先进封装，相互之间既有竞争也有合作 晶圆厂依靠前道工艺优势入局先进封装。先进封装，尤其是高端封装的实现越来越依赖前道技术，台积电、英特尔和三星等晶圆厂优势突出，凭借先进封装需求走高，2023年台积电、英特尔、三星的封装收入分别位列全球第三到第五。 台积电：2008年成立集成互连与封装技术整合部门，专门研究先进封装技术，重心发展扇出型封装InFO、2.5D封装CoWoS和3D封装SoIC。英伟达H100、A100、B100均采用CoWoS封装，在AI强劲需求背景下，台积电CoWoS产能持续紧张，除持续扩产外，台积电也积极与OSAT厂商合作。台积电表示未来只会专注最前沿的后道技术。 三星：提供2.5D封装I-Cube、3D封装X-Cube等，2022年12月在半导体业务部门内成立先进封装（AVP）业务团队，2024年7月AVP业务团队重组为AVP开发团队，以加强2.5D、3D等先进封装技术。 英特尔：提供2.5D封装EMIB、3D封装Foveros等。 OSAT厂商发力先进封装以获取价值增量。相比传统封装，先进封装不仅需求增速更高，在产业链中的价值占比也更高，传统OSAT（OutsourcedSemiconductorAssemblyandTesting，委外半导体封测）大厂如日月光、长电科技等为了获取更高的市场份额和价值量，均在大力发展先进封装技术，2023年前六大OSAT厂商约41%资本开支投向了先进封装。 投资策略：推荐长电科技、通富微电、伟测科技等。 风险提示：国产替代进程不及预期；下游需求不及预期；行业竞争加剧的风险；国际关系发生不利变化的风险。 01 后摩尔时代，先进封装获重视 03 晶圆厂依靠前道工艺优势入局先进封装 02 OSAT厂商发力先进封装以获取价值增量 04 先进封装标的推荐 后摩尔时代，先进封装获重视 芯片封装和测试是芯片制造的关键一环。芯片封装是用特定材料、工艺技术对芯片进行安放、固定、密封，保护芯片性能，并将芯片上的接点连接到封装外壳上，实现芯片内部功能的外部延伸。芯片封装完成后，芯片测试确保封装的芯片符合性能要求。通常认为，集成电路封装主要有电气特性的保持、芯片保护、应力缓和及尺寸调整配合四大功能。 图：半导体封装工艺示意 图：半导体企业的主要经营模式 半导体产业垂直分工造就专业委外封装测试企业(OSAT)。半导体企业的经营模式分为IDM（垂直整合制造）和垂直分工两种主要模式。IDM模式企业内部完成芯片设计、制造、封测全环节，具备产业链整合优势。垂直分工模式芯片设计、制造、封测分别由芯片设计企业（Fabless）、晶圆代工厂（Foundry）、封测厂（OSAT）完成，形成产业链协同效应。 资料来源：华虹公司招股说明书，国信证券经济研究所整理资料来源：上海新阳招股说明书，国信证券经济研究所整理 封测行业随半导体制造功能、性能、集成度需求提升不断迭代新型封装技术。迄今为止全球集成电路封装技术一共经历了五个发展阶段。当前，全球封装行业的主流技术处于以CSP、BGA为主的第三阶段，并向以系统级封装(SiP）、倒装焊封装（FC）、芯片上制作凸点（Bumping）为代表的第四阶段和第五阶段封装技术迈进。全球半导体封装行业保持稳定增长，先进封装市场规模将于2027年首次超过传统封装。根据SemiconductorEngineering预测，全球半导体封装市场规模将由2020年650.4亿美元增长至2027年1186亿美元，复合增长率为6.6%。先进封装复合增长率超过传统封装，有望于2027年市场规模超过传统封装，达到616亿美元。 图：半导体封装发展历史 图：全球半导体封装市场规模预测 阶段 时间 封装 具体典型的封装形式 第一阶段 20世纪70年代以前 通孔插装型封装 晶体管封装（TO）、陶瓷双列直插封装（CDIP）、塑料双列直插封装（PDIP） 第二阶段 20世纪80年代以后 表面贴装型封装 塑料有引线片式载体封装（PLCC）、塑料四边引线扁平封装（PQFP）、小外形表面封装（SOP）、无引线四边扁平封装（PQFN）、小外形晶体管封装（SOT）、双边扁平无引脚封装（DFN） 第三阶段 20世纪90年代 球栅阵列封装（BGA） 塑料焊球阵列封装（PBGA）、陶瓷焊球阵列封装（CBGA）、带散热器焊球阵列封装（EBGA）、倒装芯片焊球阵列封装（FC-BGA） 晶圆级封装（WLP）芯片级封装（CSP） 引线框架CSP封装、柔性插入板CSP封装、刚性插入板CSP封装、圆片级CSP封装 第四阶段 20世纪末开始 多芯片组封装（MCM） 多层陶瓷基板（MCM-C）、多层薄膜基板（MCM-D）、多层印制板（MCM-L） 系统级封装（S1P）三维立体封装（3D）芯片上制作凸点（Bumping） 第五阶段 21世纪前10年开始 微电子机械系统封装（MEMS）晶圆级系统封装-硅通孔（TSV）倒装焊封装（FC）表面活化室温连接（SAB）扇出型集成电路封装（Fan-Out）扇入型集成电路封装（Fan-in） 资料来源：甬矽电子招股说明书，国信证券经济研究所整理 资料来源：SemiconductorEngineering，国信证券经济研究所整理 当前先进芯片发展面临“存储墙”“面积墙”“功耗墙”和“功能墙”，仅依靠先进制程无法解决，先进封装成为重要助力。 “存储墙”：处理器算力超过存储芯片存取能力，导致综合算力被存储器制约。2000-2020年间处理器的峰值算力每两年增长3.1倍，而动态存储器的带宽每两年增长1.4倍，存储器的发展速度远落后于处理器，相差1.7倍。基于先进封装的近存计算是解决途径之一。 “面积墙”：芯片制程相同时，通过增大芯片面积可以集成更多的晶体管数量，从而提升芯片的性能。但单颗芯片尺寸受限于光刻机的光罩极限，且芯片制造良率随尺寸增大而降低，从而增加成本。当前先进的EUV光刻机的最大光罩面积为26mm×33mm。通过先进封装技术集成多颗芯片是解决“面积墙”的低成本主流方案。 “功耗墙”：近年来单个GPU和CPU的热设计功耗（TDP）逐年增大，由多个GPU芯片和HBM阵列组成的系统，其TDP可能突破万瓦级，热设计者将面临极大的挑战。 “功能墙”：单一衬底可实现的功能有限，可通过多芯片异质集成技术，将传感、存储、计算、通信等不同功能的元器件集成在一起。 图：当前先进芯片发展面临“存储墙”“面积墙”“功耗墙”和“功能墙” 资料来源：曹立强、侯峰泽，《先进封装技术的发展与机遇》，前瞻科技杂志，2022年第3期"集成电路科学与工程专刊”，国信证券经济研究所整理 先进制程的成本快速提升且接近物理极限，先进封装获重视。随着工艺制程进入10nm以下，芯片设计成本快速提高。根据InternationalBusinessStrategies（IBS）的数据，16nm工艺的芯片设计成本为1.06亿美元，5nm增至5.42亿美元。同时，由于先进制程越来越接近物理极限，摩尔定律明显放缓，侧重封装技术的MorethanMoore路径越来越被重视。 图：芯片设计成本随着先进制程快速提升 图：台积电先进封装技术 台积电早已入局先进封装，近年约10%资本开支主要用于先进封装。台积电在追求先进制程的同时，早在2008年便成立集成互连与封装技术整合部门入局先进封装，目前已形成CoWoS、InFO、SoIC技术阵列。近年来，台积电每年资本开支中约10%投入先进封装、测试、光罩等。 资料来源：IBS，国信证券经济研究所整理 资料来源：台积电，国信证券经济研究所整理 2023年先进封装领域资本开支为99亿美元。根据Yole的数据，2023年先进封装领域资本开支为99亿美元，主要来自台积电、英特尔、三星、SK海力士等半导体大厂，以及安靠、日月光、长电科技等头部OSAT厂商。Yole预计2024年先进封装领域资本开支将增加到115亿美元。 先进封装约占IDM/晶圆代工厂2023年资本开支的9%；约占头部OSAT资本开支的41%。 图：先进封装领域资本开支 资料来源：Yole，国信证券经济研究所整理 2023-2029年全球先进封装营收CAGR为11%。根据Yole的预测，2023年全球先进封装营收为378亿美元，占半导体封装市场的44%，预计2024年将增长13%至425亿美元，2029年增长至695亿美元，CAGR达11%，其中2.5D/3D封装增速最快。 从2019-2029年先进封装I/O间距和RDL线宽/线距的技术路线来看，呈缩小趋势。其中锡球I/O间距在300μm不变，RDL线宽/线距从＞5/5μm缩小至＞2/2μm，微凸块间距由80-40μm缩小至50-40μm。混合键合（HybridBonding）使金属-金属、 氧化物-氧化物面对面堆叠成为可能，可使凸块间距小于10μm，用在W2W(wafer-to-wafer)和D2W(die-to-wafer)中。 图：先进封装市场规模预测 图：先进封装I/O间距和RDL线宽/线距的技术路线 资料来源：Yole，国信证券经济研究所整理资料来源：Yole，国信证券经济研究所整理 预计2023-2029年全球高端封装市场规模CAGR达37%。根据Yole的预测，高端封装市场规模将从