Accurate Statistical-Based DDR4 Margin Estimation using SSN Induced Jitter Model from DesignCon 2017

DesignCon 2017 白皮書首次發表於 2017 年 1 月的 DesignCon，由 Keysight Technologies 使用 SSN 誘導抖動模型準確推估統計導向 DDR4 邊限。這份報告指出，統計方法假定系統不會隨時間而變化，但這種方法的局限性在於無法模擬 SSO/SSN 所引起的電壓雜訊。因此，作者提出了一種解決方案，可以從暫態模擬所計算出的電壓雜訊中萃取出抖動模型，並將其運用於準確預測並推估統計分析中的時序和電壓邊限。文中並提供量測資料來驗證此方法。作者包括 Hee-Soo LEE、Cindy Cui、Heidi Barnes 和 Luis Boluna。Hee-Soo LEE 是 Keysight Technologies EEsof EDA Group 的 SI/PI/3D-EM 首席應用工程師，擁有超過 28 年的設計和模擬經驗。Cindy Cui 為是德科技 EEsof 團隊的應用工程師，擁有天津大學微電子碩士學位。Heidi Barnes 為是德科技 EEsof EDA 團隊的資深應用工程師，專業領域為高速數位應用。Luis Boluña 為是德科技高速數位系統和測試驗證首席應用工程師。