逆周期稳健增长，先进封装注入发展新动能

营收持续增长，盈利能力大幅提升，封测龙头步入发展新阶段。 公司是全球排名前三的集成电路封测企业，股东背景强大，管理团队实力雄厚，第一大股东国家集成电路产业基金持有公司13.31%的股权，第二大股东芯电半导体持有公司12.86%股权。2020年以来，得益于海内外制造基地资源的深化整合、运营管理效率提升、产品结构的优化和财务结构改善，公司营收保持稳定增长趋势，盈利能力大幅提升，步入发展新阶段。2022年，尽管半导体行业处于严峻的景气下行阶段，但公司实现营收337.62亿元，同比增长10.69%，实现归母净利润为32.31亿元，同比增长9.20%，表现出较强的经营稳健性。 先进封装成为提升芯片性能的重要途径，注入发展新动能。随着工艺制程演进到 5nm 、 3nm 节点，工艺制程的推进越来越难，同时由于集成度过高，功耗密度越来越大，供电和散热也面临着巨大的挑战，Chiplet技术成为提高集成度和芯片算力成为重要途径。工业界已有多个基于Chiplet的产品面市，Chiplet的应用将带来封测环节价值量的提升，而公司在先进封装技术方面布局全面，技术领先，有望受益。目前，公司XDFOI™Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段，同步实现国际客户 4nm 节点多芯片系统集成封装产品出货。 投资建议 预计公司2023-2025年营收分别为335.36/382.74/440.56亿元，归母净利润分别为31.05/38.35/44.03亿元 ，EPS分别为1.74/2.15/2.47元，当前股价对应PE分别为20/17/14倍，首次覆盖，给予“买入”评级。 风险提示 半导体行业景气度持续下滑；行业竞争加剧；客户订单不及预期。 盈利预测和财务指标 1公司概况：全球领先的集成电路封测企业，步入发展新阶段 1.1历史沿革：全球封测行业前三，技术水平一流 全球领先的集成电路封测企业。长电科技成立于1972年，是全球领先的集成电路制造和技术服务企业，在中国、韩国和新加坡设有六大生产基地和两大研发中心，在20多个国地区设有业务机构，可与全球客户进行紧密的技术合作并提供高效的产业链支持。公司拥有一流的芯片成品制造技术与研发实力，核心知识产权覆盖全线封测领域，拥有3000多项专利和近6000名工程师，可提供全方位的芯片成品制造一站式服务，包括集成电路的系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体客户提供直运服务。公司的产品、服务和技术涵盖了主流集成电路系统应用，包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。 图表1：公司发展历程 1.2股权结构：股东背景强大，领导团队实力雄厚 大基金为公司第一大股东，芯电半导体为公司第二大股东。根据公司最新披露，公司的第一大股东为国家集成电路产业投资基金股份有限公司，持有公司13.31%的股权，第二大股东为芯电半导体（上海）有限公司，持有公司12.86%股权。芯电半导体为中芯国际间接全资子公司。公司CEO郑力先生是集成电路产业领域的资深专业人士，在美国、日本、欧洲和中国的集成电路产业拥有近30年的工作经验，曾担任恩智浦全球高级副总裁兼大中华区总裁，瑞萨电子大中华区CEO等高级管理职务。公司CTO李春兴博士在半导体领域拥有20多年的工作经验，曾任Amkor Technology首席技术官、全球制造业务执行副总裁和Amkor韩国总裁。 图表2：公司股权结构 1.3财务分析：盈利能力大幅提升，步入发展新阶段 营业收入稳定增长，归母净利润持续提升。2019年至2022年，公司营收分别为235.3亿元、264.6亿元、305.0亿元和337.6亿元，同比增速分别为-1.38%、12.49%、15.26%、10.69%； 归母净利润分别为0.9亿元、13.0亿元、29.6亿元和32.3亿元，同比增速分别为109.44%、1371.17%、126.83%、9.20%。2020年以来，得益于公司海内外制造基地资源的深化整合、运营管理效率提升、产品结构的优化和财务结构改善，公司营收保持稳定增长趋势，盈利能力大幅提升，步入发展的新阶段。2022年，尽管半导体行业处于严峻的景气下行阶段，但公司全年实现营业收入为337.62亿元，同比增长10.69%，实现归母净利润为32.31亿元，同比增长9.20%，表现出较强的经营稳健性。 图表3：公司2019-2022营业收入及增速 图表4：公司2019-2022年归母净利润及增速 2019-2022盈利能力大幅提升，费用率持续优化。2019-2022年，公司毛利率从11.18%升至17.04%，销售净利率从0.41%升至9.57%。同期，公司销售费用率从1.13%降至0.55%；管理费用率从4.44%降至2.67%；财务费用率从3.70%降至0.37%。 图表5：公司销售毛利率 图表6：公司各项费用率 2019-2021期间EPS和ROE持续稳定上升。每股收益（基本）由2019年的0.06元上升至2022年1.82元，净资产收益率由2019年的0.7%升至2022年13.11%。主要是由于公司营业收入持续上升，公司把握新能源和汽车类市场热点、加速产品结构从消费类向汽车电子、工业控制类应用结构优化的战略布局。 图表7：公司每股收益 图表8：公司净资产收益率 资产负债率不断降低，资本结构持续优化。公司不断优化公司资产负债结构，资产负债率由2019年62.37%降至2022的37.47%，公司财务杠杆和股东风险降低。公司营业周期稳定在100天以内，营运周期稳定，营运能力较强。 图表9：公司资产负债率 图表10：公司营业周期 公司短期偿债能力良好。从短期偿债能力上看，公司流动比率和速动比率逐年上升，速动比率在2022年大于1，显示公司的流动性指标均正常，短期偿债能力良好。 图表11：公司流动比率 图表12：公司速动比率 2行业概况：后摩尔时代，先进封装需求突显 2.1国内封测产业全球位居前列，市场规模持续增长 封装与测试是集成电路产业链中的重要环节。封装是指对通过测试的晶圆进行背面减薄、划片、装片、键合、塑封、电镀、切筋成型等一系列加工工序而得到独立的具有完整功能的集成电路的过程。封装的目的是保护芯片免受物理、化学等环境因素造成的损伤，増强芯片的散热性能，以及便于将芯片端口联接到部件级（系统级）的印制电路板（PCB）、玻璃基板等，以实现电气连接，确保电路正常工作。测试主要是对芯片或集成模块的功能、性能等进行测试，通过测量、对比集成电路的输出响应和预期输出，以确定或评估集成电路元器件的功能和性能，其目的是将有结构缺陷以及功能、性能不符合要求的产品筛选出来，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。 图表13：集成电路产业链 图表14：集成电路封装技术发展历程 国内封测规模稳步增长，2021年销售额达2763亿元。从总体市场结构来看，芯片产业链中技术含量较高的芯片设计为我国集成电路第一大细分行业，在2021年中国集成电路产值中芯片设计产值在三大行业中占比43.21%，晶圆制造和封装测试占比分别为30.37%、26.42%，整体产业结构趋于完善。随着上游高附加值的芯片设计产业的加快发展，也推进了处于产业链下游的集成电路封装测试行业的发展。近年来，我国集成电路封装测试业逐年增长，2021年集成电路封装测试销售额达2763亿元，同比增长10.1%。 图表15：中国集成电路封测产业规模及增速 封装测试技术能力与国际先进水平接近。根据《中国半导体产业发展状况报告》显示，亚太地区依然是全球半导体封装测试业的聚集地，其中，中国台湾地区是全球规模最大、技术最先进的封装测试产业基地，中国台湾企业在前十大封装测试代工企业中占据5家，中国大陆占据3家，分别为长电科技、通富微电、华天科技分别位列第3位、第6位、第7位。 图表16：2022年全球前十大集成电路封装测试企业 公司为全球排名前三的集成电路封测企业。从近五年全球集成电路封测市场份额排名看，行业龙头企业占据主要的份额，其中前三大OSAT厂商依然把控半壁江山，市占率合计近52%。 根据芯思想研究院（ChipInsights）发布的2022年全球委外封测榜单，公司以预估338亿元营收在全球前十大OSAT厂商中排名第三，中国大陆第一。公司在品牌领导力、多元化团队、国际化运营、技术能力、品质保障能力、生产规模、运营效率等方面占有明显领先优势。 图表17：2022年全球委外封测市场占有率 2.2先进封装助力芯片性能提升 后摩尔时代,先进封装成为提升芯片性能的重要技术路径。“后摩尔时代”制程技术突破难度较大 ， 工艺制程受成本大幅增长和技术壁垒等因素上升改进速度放缓 。 根据外媒Semiengineering统计， 28nm 制程节点的芯片开发成本为5130万美元， 16nm 节点的开发成本为1亿美元， 7nm 节点的开发成本需要2.97亿美元， 5nm 节点开发成本上升至5.4亿美元。 由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为集成电路行业技术发展趋势。根据Yole预测数据，2019年至2025年，全球先进封装市场规模年复合增长率约为6.6%，远高于传统封装的1.9%，全球先进封装占集成电路封测市场的比重将从2019年的42.60%增长到2025年的50%。 图表18：2014-2025年先进封装和传统封装占比 从先进封装的技术发展方向看，主要朝两个领域发展：向上游晶圆制程领域发展（晶圆级封装）、向下游模组领域发展（系统级封装）。目前先进封装技术主要包括倒装、Bumping、TSV、RDL、晶圆级封装（WLP）、2.5D/3D先进封装集成工艺、系统级封装SiP等。 图表19：先进封装的技术发展方向 SiP从结构方向上可以分为1）多块芯片平面排布的二维封装结构（2D SiP）；2）芯片垂直叠装的三维封装/集成结构（3D SiP）。在2D SiP结构中，芯片并排水平贴装在基板上的，贴装不受芯片尺寸大小的限制,工艺相对简单和成熟，但其封装面积相应地比较大，封装效率比较低。3D SiP可实现较高的封装效率，能较大限度地发挥SiP的技术优势，是实现系统集成的较为有效的技术途径，实际上涉及多种先进的封装技术，包括封装堆叠（PoP）、芯片堆叠（CoC）、硅通孔（TSV）、埋入式基板（EmbeddedSubstrate）等，也涉及引线键合、倒装芯片、微凸点等其他封装工艺。三维高密度系统级封装（3D SiP，System in Package/SoP，System on Package）成为实现高性能、低功耗、小型化、异质工艺集成、低成本的系统集成电子产品的重要技术方案，国际半导体技术路线已经明确SiP/SoP将是未来超越摩尔定律的重要技术。 图表20：主要先进封装工艺分类 Chiplet成为高性能计算芯片技术趋势，先进封装助力Chiplet实现。随着工艺制程演进到 5nm 、 3nm 节点，工艺制程的推进越来越难，同时由于集成度过高，功耗密度越来越大，供电和散热也面临着巨大的挑战。Chiplet技术是后摩尔时代持续提高集成度和芯片算力的重要途径。Chiplet即芯粒，首先将复杂功能进行分解，开发出多种具有单一特定功能可进行模块化组装的芯粒，通过先进的集成技术封装在一起形成一个系统级的芯片。Chiplet技术优点在于，可以将大型单片芯片划分为多个相同或者不同的小芯片，这些小芯片可以使用相同或者不同的工艺节点制造，再通过跨芯片互联和封装技术进行封装级别集成，降低成本的同时获得更高的集成度。目前，工业界已有多个基于Chiplet的产品面市，Intel甚至发布集成47颗芯片的Ponte Vecchio系列。 图表21：Chiplet技术与SOC、SIP技术比较 3封测技术布局全面，Chiplet封装稳定量产 3