半导体芯片全产业链图谱

最外层电子数(=8时最稳定）半导体元素原理 二极管原理 磷有限面积塞进更多电路和功能，集成电路半导体，集成电路，芯片 <4>48.原子核外电子达到子张硼硅 即半导体把电路“集成化”IntegratedCircuit,简称经常混用，注意语境 易失电子易得电子稳定8电子稳定结构的方式沐漆提供设计软件，cadence 半导体二进制半导体产业结构辅助公司和synopsys最出名 He1.离子键（得/失电子)可以设计逻辑元件（例：与或非）前人总结好的、模块化 设计公司 钠：最外层失去1个电子将门电路集合起来即可实现复杂运算辅助软件设计公司的东西，买来直接用。 SiNeIP设计公司技术含量低，人力 A氯：最外层得到1个电子+电流导通记为1：未导通记为0. Fabless 外包设计公司和财力消耗高． GaGe2.共价键（共用电子对） 7电子,不稳定8电子已稳定 家P型半导体/N型半导体/✃自进行设计、制作、测试 晶圆代工 半导体设备厂商ASML最著名 空穴型半导体电子型半导体原材料公司提供硅片 锡硅是半导体，电子磷多出1Foundry 物料公司强酸，强碱，各种气体等 PbXe 元 不会自发运动。个电子 IntegratedDeviceManufacture 集成器件制造，IDM 封装测试 测试设备厂商测试机台 最外层与原子核距离（越远越易失电子）主要半导体元素：硅，锗。 正偏加入电压，产生电流 初期半导体公司均为IDM.张忠 OSAT 外包测试公司例：制作probecard等 电压方向相反，则相当于绝缘体谋离开德州仪器建立台积电代原料公司封装材料 三极管（在二极管上加1个P型或N型半导体，变成PNP或NPN)图例：工的出现降低半导体产业门槛，PCB面板公司印刷或者将各个芯 可以接三端电压（左中右）控制电流有无及大小 大量fabless涌入半导体行业. 打板公司片装到PCB板上 3代.InFO,HBM,CoWos. ①2代技术pin角增多芯片设计公司通过辅助设计软件和foundry提供的晶体管模型，芯片半导体系列报告① 解决问题：+面积不够焊点（右图）fabless/rawmaterial/rawwafer. 分类 主要产品 36% IDM 存储器 13% IDM CPU ②时序要求高.高性能芯片需多个芯片集成封装2017E 设计出功能功耗，面积性能都符合要求的芯片 公司属地 20162017Echange主要产品 半导体公司营收 终端客户基础原理与产业结构 韩国3792539785 两颗芯片不能相距太远，Qualcomm高通美国154141707811%手机CPU1H182017公司属地ZIC Fanln InFO(integratedFan-out)integrated(MultiInFo工艺) 2Broadcom博通美国138461606516%网络设备芯片.手机wifi芯片 英伟达美国6389922844%GPU Zsemichange 2 Samsung三星 4韩国 3英特尔美国3258532585 3Nvidia MediaTek联发科中国台湾88097875-11%低端手机CPU Intel 174371775456%IDM 存储器 55 5Apple苹果美国649366603%苹果手机CPU4TSMC台积电中国台湾163121631212%foundry 7 6AMD超微美国4272524923%电脑CPUMicron美光美国154061540645%IDM存储器 HiSilicon海思中国大陆3910471521%手机芯片，电源管理芯片6Broadcom博通美国827591449%fabless Fan-out 存储芯片 Xilinx 赛灵思美国231124757%FPGA芯片 Qualcomm高通美国79847984 3%fabless 右图封装技术只用InFO-PoP结构9Marvell美满电子美国24072390-1%通信相关芯片，DSP,P 8东芝 9 Toshiba 美日本国7092771725%IDM存储器 在高端芯片中.eg10Unigroup紫光展锐中国大陆188020509%射频芯片，基带芯片 ITI德仪 68747346IDMMCU,ADC,DAV. 苹果A12等，很贵.台公司有大有小小公司鱼龙混杂，LTotIC手机CPU电源管理等市场已划分完1010Nvidia英伟达美国6243624353%fabless 积电封装业务的很AI芯片，物联网芯片汽车电子芯片刚起步，更多的细分功能芯片，这些机会更多更像fablessL1H18JL1H18/1H17.semi 大部分盈利都是靠 InFO. CoWos技术：台积电✃有 芯片正面朝下 这是芯片 晶圆代工 foundry 201720161公司 属地20172016change分类 晶圆测试(ChipProbe.CP) 整片晶圆放入机台测试，所有测试程序通 AMD:HBM技术·美光:HMC技术芯片的pad 芯片的pad TSMC台积电中国台湾32163294889%Pure-Play过probecard(针卡）传输到晶圆上 2代.flipchip（倒装封装）芯片本身的pad分部重新布局后的pad分部（圆开2 3 GlobalFoundries格罗方德 联华电子 美国60605495 10%Pure-Play测试环节Step.1.CP1/sort1:常温测试；测试技术 解决批量生产问题，可直3 UMC 中国台湾489845827%Pure-PlayStep.2.CP2:高温烘烤后测试： 接用晶圆封装Samsung韩国460044104%IDMStep.3.CP3:客户想要的条件测试， 8 Step.1.正面朝下重置pad布局5SMIC中芯国际中国大陆310129146%Pure-Play封装测试(FinalTest.FT) (RDL.re-distributionlayer). Step.2.WLCSP(waferlevelCSP) Powerchip力晶科技中国台湾1498127517%Pure-PlayStep.1将合格芯片在晶圆上标记出来(bluetape),切割 HuahongGroup华虹集团中国大陆1395118418%Pure-Play为单✃芯片封装成黑盒子（有引脚） bump(长金球,至此晶圆未被切割)TowerJazz高塔半导体以色列125011%Pure-PlayStep.2.将一堆黑盒子芯片分别装入socket(类似插座） Step.3.测试后再切割,把好的芯片倒扣到基板上。封装技术分为6寸（150mm，制作500nm）8寸（200mm，制作350nm-180nm）.12寸（300mm.制作90m-10nm）再将socket装进board. 6寸打酱油,主要是8寸和12寸.foundry给测试厂的产品是晶圆(wafer),见右图Step.3.将board放在测试机台上,机台将需要的电压 Bump产生的球电流加到board接口上 焊接点 1代.wirebond(打线，工艺成熟，成本低）封装测试包括封装和测试，费用由fabless支付 Step.1切割.芯片未作任何处理前,引脚叫pad.21017E公司属地20162017Echange市占率 系Step级.4.测将测试试结果标记出来,把合格芯片寄给fabless. 优点：批量操作，成本特别低：最省面积,主流的封装方Step.2.固定在leadframe(引线框架)上 式用在高端产品上.bump的过程最为关键。芯片的pad芯片正面朝上芯片的pad 这是芯片 ASE日月光中国台湾489652076.4%19.2%fabless将芯片安装在系统板上,抽样测试 3 2Amkor安靠美国389440634.3%15.0%检查芯片是否符合所需参数 长电科技中国江苏2874323312.5%11.9%测试黑幕 6 LeadframeLeadframeSPIL矽品中国台湾262626842.2%9.9%1.测试结果在区域外的芯片也会出售,测试厂听fabless的 1.5代.CSP(Chipe-SizePackage) Leadframe底部 5PTI力成中国台湾 解决1代问题：去掉leadframe.用基板代替Step.3.打线两者用银聚固化 基板有自己的一些电路将导线引到下面的焊点上用金线(或铜/铝)将芯片的pad和leadframe连接起来 1499189326.3%7.0%例测试参数范围[1.10].1-10卖给A手机厂10-15卖给B手 91032.0% 3.3% 6758.3% 2.5% 2.减少测试项（省钱） 674-2.2% 2.5% 3.不完整芯片的测试（晶圆边缘) 5964.9% 2.2% 4.骗国家大基金（主要在测试厂） 7天水华天中国甘肃823105628.3%3.9%机厂15-20卖给C手机厂.价格依次降低，芯片只要能 芯片的pad导线 Step.4.注塑(塑封) 通富微电中国江苏689 用，都是龙845.该手法主要用在功耗参数上， 芯片正面朝上 将连接好的芯片和leadframe放到模具中将塑封材料加KYEC京元电子中国台湾623 热至液体把芯片金线和leadframe都包住9UTEC联合科技新加坡689 焊接点Step.5.包装（打logo，去除多余塑封材料）10南茂科技中国台湾568 题:芯片最终比实际大很多,因为leadframe和芯片之间有距离.foundry完成代工后.将整片晶圆交给封测厂按测试时间收费 CMOS(ComplementaryMetalOxideSemiconductor互补金属氧化物半导体）(NMOS和PMOS做结合→CMOS)给MOS布线③在SiO2上刻蚀出洞，下图灰色部分 现代IC设计中，CMOS是最基本的单元CMOS原理CMOS的主要参数Step.1.制作VIA(通孔）②铺光阻，曝光,结束后如下。洞的深度直接接触Si表面 栅瑞 例1cm²芯片上集成了10亿个晶体管类比水龙头 二个最基本的CMOS就是一个晶体管 二氧化硅厚度①在MOS上盖一层SiO2（通过CVD产生）光阻光阻光阻光阻 二氧化硅决定阀值电压和沟道电流大小 以水龙头为例解释基本原理 源端漏端 沟道电流的大小 Sio,Sio, Sio, 栅端、螺较 电子流方向 栅，漏，源的电压关系 栅极栅极栅极 源端漏端 给所有结构加个载体 决定CMOS处于什么工作状态，sio,Sio,Sio, 水流方向栅端二氧化硅沟道：红色部分。反型层反型层反型层 源端：水流的源头。 源端漏端 阀值电压：电子流刚到漏端的栅端电压 wellwellwell 漏端：水流出去的地方电子流方向截止区：完全没有电流状态。衬底 衬底衬底 栅端：上面控制水流的开关。 螺纹：控制水流的大小 P型硅片 线性区：很小电流状态。 饱和区：电流充足状态. CMOS制作流程④除去光阻 foundry从硅片供应商拿晶圆。制作Well和反型层制作二氧化硅（相当于螺纹）(PhysicalVaporDeposition，物理气相 从上向下看welli通过离子植入(lonlmplantation.简称imp)方式进入底炉管氧化法 横截面 制作NMOS.植入P型well：制作PMOS.植入N型well.在通氧气的炉管中通过高温让氧气 晶圆以NMOS为例：离子植入的机器通过将需要植入的P型元和硅发生化学反应生成SiO2. 栅极Sio2况淀）方式原理类似下图 乾材 衬底素打入到衬底中的特定深度，再在炉管中高温加热SiO2用在栅极下面,其厚度直接影响阀值反型层+ 晶圆衬底让离子活化并且向周围扩散.well制作完成电压和沟道电流的大小,所以foundry在这well well P/N型半导体 二步都选择质量最高,厚度控制最精确均衬底 匀性最好的炉管氧化方法。 用高能电予或离子轰击 栅极 钨 衬底→本征半导体 反型 层 SiO, ③将多余镀膜磨掉钨。打碎后的靶材降落到下面 反型层：控制沟道电流和阀值电压的大小. 半