半导体芯片全产业链图谱

自然选择 NaturalSelection┃IDR 产业经济研究 InteDustry IndustryEconomy <44>48原子核外电子达到 有限面积塞进更多电路和功能.集成电路封装引脚芯片半导体,集成电路,芯片硼硅磷即半导体把电路“集成化”.IntegratedCircuit,简称IC经常混用,注意语境. H e 近 B C N 远 硼 碳 氮 Al 铝 Si P 磷 硅 Ga 镓 Ge 锗 As 砷 In Sn Sb 易失电子易得电子稳定半导体 … 8电子稳定结构的方式 1.离子键(得/失电子) 子張 沐涔 ·· 硼··硅·硅 ·· •·二进制半导体产业结构 设计公司 Fabless •·磷·可以设计逻辑元件(例:与或非) 辅助公司 提供设计软件,cadence和synopsys最出名. 前人总结好的、模块化 氦 钠:最外层失去1个电子···· N e … 将门电路集合起来即可实现复杂运算. 辅助软件设计公司 IP设计公司 的东西,买来直接用. 技术含量低,人力 氯:最外层得到1个电子电流导通记为1;未导通记为0. 氖 …2.共价键(共用电子对)7电子,不稳定8电子,已稳定 外包设计公司和财力消耗高. r …A···· P型半导体/ 空穴型半导体 N型半导体/ 电子型半导体 独自进行设计、制作、测试半导体设备厂商ASML最著名. IntegratedDeviceManufacture 集成器件制造,IDM 晶圆代工 Foundry 原材料公司提供硅片. 氩 ·氮··氮· r K …·· 硅是半导体,电子不会自发运动. 磷多出1 ×个电子. √ 物料公司强酸,强碱,各种气体等. 封装测试 OSAT 测试设备厂商测试机台. 最外层与原子核距离(越远越易失电子)主要半导体元素:硅,锗.+正偏加入电压,产生电流- -电压方向相反,则相当于绝缘体+ 初期半导体公司均为IDM,张忠谋离开德州仪器建立台积电.代 外包测试公司例:制作probecard等. 原料公司封装材料 三极管(在二极管上加1个P型或N型半导体,变成PNP或NPN) 可以接三端电压(左中右),控制电流有无及大小. 设计公司 3代.InFO,HBM,CoWos.①2代技术pin角增多,芯片 图例: 工的出现降低半导体产业门槛,大量fabless涌入半导体行业. 通过辅助设计软件和foundry提供的晶体管模型,芯片 PCB面板公司打板公司 印刷或者将各个芯片装到PCB板上. 201 7E 公司 属地 201 6 201 7E change 主要产品 1 Qualcomm高通 美国 154 14 170 78 11% 手机CPU 2 Broadcom博通 美国 138 46 160 65 16% 网络设备芯片,手机wifi芯片 3 Nvidia英伟达 美国 638 9 9228 44% GPU 4 MediaTek联发科 中国台 湾 880 9 7875 -11% 低端手机CPU 5 Apple苹果 美国 649 3 6660 3% 苹果手机CPU 解决问题:面积不够焊点(右图).fabless/rawmaterial/rawwafer.设计出功能,功耗,面积,性能都符合要求的芯片. ②时序要求高.高性能芯片需多个芯片集成封装.两颗芯片不能相距太远. InFO（integratedFan-out）integrated(MultiInFo工艺)FanIn 半导体系列报告①基础原理与产业结构 1H1 8 201 7 公司 属地 ΣIC Σsemi change 分类 主要产品 1 1 Samsung三星 韩国 379 25 397 85 36% IDM 存储器 2 2 Intel英特尔 美国 325 85 325 85 13% IDM CPU 3 4 SKHynix海力士 韩国 174 37 177 54 56% IDM 存储器 4 3 TSMC台积电 中国台湾 163 12 163 12 12% foundry 5 5 Micron美光 美国 154 06 154 06 45% IDM 存储器 半导体公司营收 终端客户 Fan-out 右图封装技术只用在高端芯片中,eg.苹果A12等,很贵.台 积电封装业务的很大部分盈利都是靠 结构 InFO-PoP 公司有大有小,小公司鱼龙混杂┗TotIC┛手机CPU,电源管理等市场已划分完.AI芯片,物联网芯片,汽车电子芯片刚起步,更多的细分功能芯片,这些机会更多. 更像fabless ┗1H18┛┗1H18/1H17,semi InFO. CoWos技术:台积电独有.AMD:HBM技术;美光:HMC技术.2代.flipchip(倒装封装) 解决批量生产问题,可直接用晶圆封装. Step.1.正面朝下,重置pad布局 (RDL,re-distributionlayer). Step.2.WLCSP(waferlevelCSP) bump(长金球,至此晶圆未被切割) Step.3.测试后再切割,把好的芯片倒扣到基板上.封装技术 晶圆代工 foundry主要代工逻辑芯片,CPU等,小众的有IGBT,MEMS. 201 201 公 属地 201 20 chan 分类 7 6 司 7 16 ge 1 1 TSMC 台积电 中国台 321 294 9% Pure- 湾 63 88 Play 2 2 GlobalFoundri 格罗方德 美国 60 549 10% Pure- es 60 5 Play 3 3 UMC 联华电子 中国台 48 458 7% Pure- 湾 98 2 Play 4 4 Samsung 三星 韩国 46 441 4% IDM 分为6寸(150mm,制作500nm),8寸(200mm,制作350nm-180nm),12寸(300mm,制作90nm-10nm).6寸打酱油,主要是8寸和12寸.foundry给测试厂的产品是晶圆(wafer),见右图. 晶圆测试(ChipProbe,CP) 整片晶圆放入机台测试,所有测试程序通 过probecard(针卡)传输到晶圆上. 测试环节Step.1CP1/sort1:常温测试;测试技术 Step.2CP2:高温烘烤后测试; Step.3CP3:客户想要的条件测试. 封装测试(FinalTest,FT) Step.1将合格芯片在晶圆上标记出来(bluetape),切割为单独芯片,封装成黑盒子(有引脚). Step.2将一堆黑盒子芯片分别装入socket(类似插座), 再将socket装进board. Step.3将board放在测试机台上,机台将需要的电压电流加到board接口上. 优点:批量操作,成本特别低;最省面积,主流的封装方式 ,用在高端产品上.bump的过程最为关键. •代.CSP(Chipe-SizePackage) 解决1代问题:去掉leadframe,用基板代替. 1代.wirebond(打线,工艺成熟,成本低) Step.1切割.芯片未作任何处理前,引脚叫pad.Step.2固定在leadframe(引线框架)上 封装测 试 包括封装和测试,费用由fabless支付. Step.4将测试结果标记出来,把合格芯片寄给fabless. 系统级测试 fabless将芯片安装在系统板上,抽样测试, 检查芯片是否符合所需参数.测试黑幕 •测试结果在区域外的芯片也会出售,测试厂听fabless的.例测试参数范围[1,10],1-10卖给A手机厂,10-15卖给B手 Step.3打线. 基板有自己的一些电路,将导线引到下面的焊点上.用金线(或铜/铝)将芯片的pad和leadframe连接起来. Step.4注塑(塑封) 将连接好的芯片和leadframe放到模具中,将塑封材料加热至液体,把芯片,金线和leadframe都包住. Step.5包装(打logo,去除多余塑封材料) 问题:芯片最终比实际大很多,因为leadframe和芯片之间有距离. foundry, 机厂,15-20卖给C手机厂.价格依次降低,芯片只要能用,都是骁龙845.该手法主要用在功耗参数上. 201 7E 公司 属地 2016 201 7E change 市占 率 1 ASE日月光 中国台湾 4896 5207 6.4 % 19.2 % 2 Amkor安靠 美国 3894 4063 4.3 % 15.0 % 3 长电科技 中国江苏 2874 3233 12.5% 11.9 % 4 SPIL矽品 中国台湾 2626 2684 2.2 % 9.9% 5 PTI力成 中国台 湾 1499 1893 26.3% 7.0% •减少测试项(省钱). •不完整芯片的测试(晶圆边缘). •骗国家大基金(主要在测试厂). 完成代工后将整片晶圆交给封测厂按测试时间收费 ,. CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)(NMOS和PMOS做结合→CMOS)给MOS布线③在SiO2上刻蚀出洞,下图灰色部分, 现代IC设计中,CMOS是最基本的单元例 1㎝²芯片上集成了10亿个晶体管. CMOS原理类比水龙头 CMOS的主要参数二氧化硅厚度 Step.1制作VIA(通孔)②铺光阻,曝光.结束后如下.洞的深度直接接触Si表面. SiO2 栅极 SiO2 ①在MOS上盖一层SiO2(通过CVD产生).光阻光阻光阻光阻 一个最基本的CMOS就是一个晶体管. 以水龙头为例解释基本原理 栅端二氧化硅 决定阀值电压和沟道电流大小.沟道电流的大小 SiO2 SiO2 栅端螺纹 电子流方向 漏端 源端 给所有结构加个载体 栅,漏,源的电压关系 漏端 决定CMOS处于什么工作状态. 栅极 衬底 well 反型层 SiO2 栅极 衬底 well 反型层 衬底 well 反型层 SiO2 源端 水流方向 源端:水流的源头. 漏端:水流出去的地方. 栅端:上面控制水流的开关.螺纹:控制水流的大小. CMOS制作流程 栅端二氧化硅沟道:红色部分. 源端 漏端 电子流方向 P型硅片 阀值电压:电子流刚到漏端的栅端电压.止区:完全没有电流状态. 线性区:很小电流状态.饱和区:电流充足状态. SiO2 栅极 SiO2 ④除去光阻. ⑤往洞里填导体(钨合金),用PVD 1 foundry从硅片供应商拿晶圆. 从上向下看 晶圆横截面 制作Well和反型层 2 well通过离子植入(IonImplantation,简称imp)方式进入衬底. 制作NMOS,植入P型well;制作PMOS,植入N型well. 以NMOS为例:离子植入的机器通过将需要植入的P型元 制作二氧化硅(相当于螺纹)炉管氧化法 3 在通氧气的炉管中,通过高温,让氧气和硅发生化学反应,生成SiO2. (PhysicalVaporDeposition,物理气相 )方式,原理类似下图. 靶材 衬底 well 晶圆衬底 衬底素打入到衬底中的特定深度,再在炉管中高温加热,让离子活化并且向周围扩散.well制作完成. P/N型半导体 本征半导体 半导体系列报告② Foundry:CMOS原理和制作 反型层:控制沟道电流和阀值电压的大小. 子張做NMOS,反型层植入的是P型离子;做 沐涔PMOS,反型层植入的是N型离子. 5 反型层 SiO2用在栅极下面,其厚度直接影响阀值电和沟道电流的大小.所以foundry在这一步都选择质量最高,厚度控制最精确,均匀性最好的炉管氧化方法. SiO2 反型层well 衬底 ⑥将多余镀膜磨掉. 钨SiO2 栅极 SiO2 钨钨 用高能电子或离子轰击 衬底 well 反型层 打碎后的靶材降落到下面 衬底 well 反型层 用高能量电子或离子轰击靶材,被打碎的靶材以原子形式落到下面,形成镀膜.( 新闻提到的靶材就是指这里) well 衬底 Poly和SiO2的曝光 确定特定位置的"水龙头"结构. 钨 钨S