多模态与多人工智能代理在硬件设计中的应用

信息技术 2025-03-16 - 英伟达曾阿牛

硬件设计挑战：随着技术进步，硬件设计面临日益复杂的挑战，如设计规则增多、晶体管数量增加等，导致交付周期（TAT）延长。NVIDIA 和 IMEC 的数据显示，时间分析、设计规则检查和 Verilog 编码等任务所需时间从天/周级缩短至分钟级，但设计复杂度显著增加。
LLM 能力与硬件设计：大型语言模型（LLM）可通过多种方法获取领域能力，包括基础/微调模型、提示工程、RAG/工具/API、任务流分解和多 AI 对话等，应用于设计生成、调试、审查/分析、优化等任务，降低设计师智力投入，提高生产力。
多模态和多 AI 智能体应用：多模态和多 AI 智能体通过动态/静态可配置图式任务求解，灵活集成硬件设计知识，实现子任务级别和多 AI 解决子任务的多层次协作。Autogen 框架支持任务流程级、子任务级别和代理技能/能力配置的多 AI 协作。

硬件设计代理研究概述：2024年7月，硬件设计代理研究取得显著进展，包括 SPICE 验证代理、ChipVQA Agent、ERC 验证代理、形式化验证代理、DRC-Coder、MCMM 时序分析、VerilogCoder、Timing Path Debug、RTLFixer、LLM 用于标准单元设计优化等。
VerilogCoder 与 DRC-Coder：
- VerilogCoder：基于图规划的自主 Verilog 编码代理，结合 AST 波形调试工具，实现 98.1% 自主性，VerilogEval 基准测试通过率 94.2%，比 SOTA 高 33.9%。
- DRC-Coder：自动生成 DRC 检查代码，实现精确率、召回率和 F1 分数均为 1.00，比标准提示方法高 37%。
LLM 在标准单元布局设计优化：通过 PPA 和布局感知设备集群，优化设备聚类约束，实现 19.4% 更小的电池区域和 23.5% 更多的 LVS/DRC 洁净室布局。
Timing Path Debug：MCMM 时序路径调试代理通过层级计划求解和多智能体协作，解决多报告基准中的时序调试任务。
未来工作：提升 LLM 代理在硬件信号和波形调试方面的能力，将 PPA 指标纳入代理设计流程，使用高质量硬件设计数据进行 LLM 训练，开发更高效的自学习技术和记忆系统。