面向集中式 E / E 架构时代的先进半导体

面向集中式E/E架构时代的先进半导体 下一代汽车E/E架构需要复杂的集中式计算单元来应对不断增长的功能需求。融合芯片和基于小芯片的设计是潜在的推动者。 本文是全球半导体联盟与JohannesDeichmann，MartinKellner和OndrejBurkacky以及AlinaBlos和FabianSteiner之间的合作努力，代表了麦肯锡半导体实践的观点。 2024年6月 下一代软件定义车辆（SDV）的电气/电子（E/E）架构正在向集中化发展。麦肯锡分析估计，到2032年，全球生产的所有车辆中有30％将具有E/E架构 使用区域控制器（图表1）。对于半导体行业而言，重要的是，这种转变将需要集中式高性能计算单元。 在未来十年中，汽车微组件和逻辑半导体的市场预计将在2032年增长到600亿美元。整个汽车半导体市场预计将在同一时间段内从600亿美元增加到1400亿美元。其10%的复合年增长率超过了半导体市场的所有其他垂直行业。 集中式高性能计算单元通常为高级驾驶员辅助系统（ADAS）或未来的自动驾驶（AD）以及信息娱乐和车辆运动任务提供功能。两种原型-独立， 特定领域的计算单元和跨域的中央计算单元-将主导即将到来的E/E体系结构（图2）。从本质上讲，OEM和一级供应商可以通过不同的方式实现集中式计算单元，例如通过基于机架的设置，具有多个芯片的印刷电路板（PCB）或用于多个领域的融合芯片。 在所有情况下，选择最高效的底层片上系统(SoC)或系统级封装 （SiP）至关重要，原因有几个。首先，SoC和SiP 实现了必要的计算 必须自主驾驶汽车（例如，通过实现识别其他车辆和交通参与者的感知功能），以及提供尖端的信息娱乐服务和启用生成AI（geAI）用例（例如，用于车载助手） 。其次，SoC和SiPs是成本的主要驱动因素，它们极大地影响了整体物料清单（BOM）。 附件1 据估计，到2032年，所有生产的车辆中有30％将具有区域电气/电子架构。 电气/电子（E/E）体系结构的分布，基于预计的车辆产量，% 区域，包括计算 中心 30% 基于域 40% 分布式电子 控制单元 29% 20222023202420252026202720282029203020312032 100 80 60 40 20 0 麦肯锡公司 最后,它们的功率消耗可以在确保车辆的节能操作中发挥作用,这与向电池电动车辆(BEV)的过渡特别相关。 因此，汽车OEM在不断提高计算能力和效率方面投入了大量资金。因此，两个新兴趋势 在ADAS/AD和信息娱乐领域内，在即将到来的概念阶段获得了牵引力 E/E架构：融合芯片和基于芯片的芯片设计。 本文将讨论融合芯片和基于芯片的芯片设计作为未来E/E 架构中集中式计算的推动者，并讨论为什么它们构成首席技术官就集中式计算做出战略决策。 附件2 即将到来的汽车电气/电子一代预计将有两种主要的实施方法。 电子控制单元/传感器/执行器 拓扑I ZCUü 车辆(运动)DCU9.3 信息娱乐DCU9.3 单独的、特定于域的计算单元 区域控制器域控制器/中央计算机 ZCUü ADAS/AD²DCU9.3 ZCUü 拓扑II ZCUü 车辆(运动)DCU9.3 ADAS/AD²+IVI4融合 ZCUü 跨域中央计算单元 ZCUü 1区域控制单元。 2先进的驾驶员辅助系统和自动驾驶。 3域控制单元。 4车载信息娱乐系统。 麦肯锡公司 通过融合芯片在ADAS/AD和信息娱乐中推进集中式计算 融合芯片可以被视为增加SDV功能和计算的合并和集成的逻辑下一步。即，融合芯片将信息娱乐和ADAS/AD的功能合并到一块硅片上，从而产生单个“融合”芯片。 乍一看，这种整合的技术要求似乎很有意义。如今，ADAS/AD和信息娱乐领域都需要最先进的多核中央处理单元（CPU），图形处理单元（GPU），AI 加速器和数字信号处理器以及这两个域都旨在以非常小的节点大小（即小于十纳米）实现，以提高计算能力和电源效率。同时，此整合的几个方面揭示了两个域的不同 ： —虽然信息娱乐领域有一些与功能安全相关的应用程序(例如，支持驾驶舱集群)，但汽车安全完整性级别的需求 B(ASIL-B)和ASIL-D功能安全合规性在ADAS/AD领域中更为明显,其必须执行许多实时关键功能(例如,执行器控制任务)。如信息娱乐通常追求的那样,纯粹基于安全岛的方法在这里可能不够。 —在ADAS/AD领域，需要紧密的硬件/软件(HW/SW)协同设计，以优化计算 用于实现感知元素的特定神经网络架构（例如，卷积神经网络和变压器）的硬件（例如，AI加速器）。 在过去的两年中，尽管与融合芯片设计相关的一些挑战 ，无晶圆厂半导体玩家和新进入者已经使这一理论想法成为现实。1此外，一些一级供应商已经提出了使用融合芯片的计算单元设计，倡导他们在SDV环境中的优势。 融合芯片对汽车OEM的好处Byusingfusionchip,OEMcouldreducetheoverallnumberofphysicalcomputeunitsandfurthersimplifiestheoverallintegrationandconsolidationofcomputinglogic.Forexample,thisapproachisrelevantforfacilitiesover-the-air （OTA）在整个车辆生命周期中的更新-SDV的关键推动者。此外，OEM可以简化信息娱乐和ADAS/AD领域的工具链和开发框架，从长远来看具有预期的成本优势。 今年，麦肯锡与全球半导体联盟（GSA）合作，对整个汽车半导体价值链的利益相关者进行了调查。参与者表示，促进了发展范式（例如 作为开发环境和工具链）和成本原因（例如节省知识产权[IP]和包装）将是他们决定采用结合ADAS/AD和信息娱乐功能的融合芯片的首要因素（分别为28％和57％）。 1“黑芝麻技术在CES2024上推出创新的自动驾驶解决方案，”美通社，2024年1月9日；“高通推出SapdragoRideFlex-汽车行业首个可扩展的SoC系列，可同时支持数字驾驶舱和高级驾驶员辅助系统，“高通，2023年1月4日；”NVIDIA推出DRIVEThor-集中式车载计算机，将集群，信息娱乐，自动驾驶和停车统一在一个单一的，节省成本的系统中，“Nvidia，2022年9月20日。 解决汽车OEM融合芯片的挑战 同时，向聚变芯片的过渡也将带来一些挑战。首先，融合芯片需要更高的技术复杂度（例如，验证工作）来保证免受干扰；这是因为信息娱乐和ADAS/AD必须分开 ，并且来自一个领域的任何计算要求都可能不会干扰另一个领域。此外，在信息娱乐和ADAS领域之间的协调需求方面，组织负担将增加。 其次是符合3级(L3)及以上自动驾驶系统的冗余要求的问题。2L3系统需要有条件的自动驾驶，计算冗余，执行器（制动和转向），以及 电源。当将信息娱乐和ADAS/AD的计算功能组合到单个高度集成的芯片上时，可能不需要部署第二个芯片 ，因为在主芯片发生故障的情况下，信息娱乐域不需要额外的计算能力。在这种情况下，部署第二个芯片可能会产生开销。 由于相关的功能安全要求，电磁兼容性（EMC）的一致性要求更加复杂；个别优化的可能性有限，例如功能安全要求和专用加速器；以及失去为两个领域选择最佳供应商的能力和更高的锁定效果。 在调查中，参与者还确定了采用融合SoC的三大挑战 确保干涉自由(33%)，处理组织原因3（25%），并满足ADAS /AD的冗余要求（19%）。计算能力方面的可扩展性以及物理和制造方面的困难（13%和10%）被认为是一个较小的挑战。 预期融合芯片的时间表和推出考虑到更高自主水平的冗余要求，融合芯片可能是针对L0到L2应用的部署场景（例如，自适应巡航控制[ACC]，车道偏离警告[LDW]和自动紧急制动[AEB]）的特别可行的解决方案，而不是针对L3及以上应用的场景 （例如，手离开和眼睛离开的情况），尤其是在2030年之前。此外，融合SoC可能会接管介于两个领域之间的功能 ，例如驾驶员监控和乘员检测-越来越重要的区域根据欧洲即将出台的新车评估计划(NCAP)规定。4 在信息娱乐方面，融合芯片非常适合控制广泛的功能，例如驾驶舱集群， 中心堆栈和乘客显示器、增强现实显示器、环视停车、后座娱乐和电子后视镜。 根据最近的公告，5预计将于2026年至2027年首次部署针对系列车辆的聚变芯片，其中以批量OEM为主，这些OEM专注于成本效率和颠覆者， 拥有有限的技术遗产，对技术创新更加开放。 2“为清晰和国际受众而完善的SAE驾驶自动化水平”，SAEInternational，2021年5月3日。 3这是指OEM和一级供应商的开发单位的设置，可能需要进行修改。 4欧洲NCAP愿景2030，欧洲NCAP，2022年11月9日。 5“LG加速下一代自动驾驶和信息娱乐解决方案”，LG，2024年4月1日。 采用芯片进行汽车定制芯片设计 从更广泛的角度来看，“小芯片”是指一种先进的包装形式 。6-也就是说,用于增强半导体器件的性能、功能和集成的创新技术和技术,超越了传统的封装方法。 小芯片架构代表了半导体设计的范式转变，实现了将多个专用芯片模块化集成到一个 因此,在专用ADAS/AD、信息娱乐芯片和融合芯片中,使用基于芯片的设计是可能的。 由于启用了灵活性，人们甚至可以在整体芯片被设计为支持不同计算的场景中考虑小芯片的用例 附件3 小芯片是规避单片芯片架构挑战的关键。 因此，区域控制器也可能构成一个有趣的应用领域，因为它们的计算要求取决于原型（例如，简单的输入/输出聚合器与成熟的计算单元）。 不是将现代芯片的所有功能（例如，CPU，内存，AI加速器，串行器和反序列化器）都放在一块硅上，而是使用最适合该应用且最经济可行的技术节点大小单独实现芯片的各个组件（图表3）。这意味着CPU和加速器子系统可以求助于可用的最小节点大小,而其他功能可以在更大的节点大小上实现。为了确保单独制造的组件仍然一起工作，需要通用接口标准，例如通用芯片互连Express（UCIe） 。正如后面所讨论的，正在进行许多创建这些标准的努力 。 单片芯片建筑基于Chiplet的体系结构 PCIeü SerDes² 硬件加速器 通信 CPU9.3 内存引擎 传感器 I/O4 PCIeü22nm SerDes²22nm 硬件加速器 7-12nm 通信28nm CPU9.3 7-14nm 内存引擎14-16nm 传感器28nm I/O4 SoC的不同功能被集成在相同的物理管芯上，使用相同的工艺技术。 采用各个管芯上的不同(标准化)功能部件并使用标准互连进行组合。 1外围组件互连快递。 2序列化程序/反序列化程序。 3中央处理器。 4输入/输出。 5片上系统。 麦肯锡公司 6OndrejBurkacky，TaeyoungKim和InjiYeom，“先进的芯片封装：制造商如何赢得胜利”，麦肯锡，2023年5月24日。 用于汽车OEM的基于芯片的芯片设计的好处 在汽车领域，专家们经常提到基于芯片的芯片设计的两个好处： 在过去的五年中,复杂芯片的管芯面积在尺寸上增加,几乎达到了极紫外光刻的分划板极限,为858平方毫米。7对于数据中心中使用的GPU来说，这个问题变得更加突出 ，因为更大的管芯尺寸允许更多的晶体管，这可以增强计算能力和处理能力。记住,工艺的产量受到缺陷密度(每单位面积的缺陷数量)的限制,较大的管芯更可能包含一个或多个缺陷,仅仅因为它们覆盖更多的面积。即使是单个缺陷也会使管芯不起作用。从长远来看,由较小的管芯尺寸产生的较高的产率将导致较低的成本 。 虽然这种效果是小芯片的重要好处，但预计汽车芯片在2030年代中期之前不会达到这样的尺寸。相反