2022纳米压印的今天和明天

Nanoimprint光刻:今天明天 鸟居博利、日浦光、高林由纪夫、敦志木村,YoshioSuzaki,etal。 鸟居博利、日浦光、高林由纪夫、木村敦、义雄 铃崎、伊藤敏树、ft本清仁、崔炳镇、特蕾莎·埃斯特拉达、 “纳米压印光刻：今天和明天”，SPIE12054，小说 图案化技术2022，1205403（2022年5月25日）;土井： 10.1117/12.2615740 活动：SPIE高级光刻+图案化，2022年，加利福尼亚州圣何塞，美国 下载自：https://www.spiedigitallibrary.org/conference-proceedings-of-spie于2022-10-11使用条款：https://www.spiedigitallibrary.org/terms-of-use 邀请报告 NanoimprintLithography:今天和明天 鸟居博敏，日浦光1，高林优夫，木村1敦，11 铃崎勇夫、伊藤1敏树、天本清1仁、崔真、埃斯特拉达特1蕾莎22 1佳能株式会社，枥木县宇都宫市清原工地20-2，邮编321-3292Japan 2佳能纳米技术公司，1807WestBrakerLane，奥斯汀，德克萨斯州，78641美国 一个bstract 压印光刻是一种有效且众所周知的纳米级特征复制技术。纳米压印光刻（NIL）制造设备采用涉及逐场沉积的图案化技术 以及通过喷射技术沉积到基材上的低粘度抗蚀剂的暴露。图案遮罩降低 进入流体，然后通过毛细管作用迅速流入面罩中的浮雕图案。按照这个填充步骤，抗蚀剂在紫外辐射下交联，然后去除掩模，在基材上留下图案化的抗蚀剂。 与那些相比，该技术忠实地再现了具有更高分辨率和更大uniformi的图案。由光刻设备生产。一方面，由于该技术不需要一系列wide-di仪表 透镜和昂贵的光源是先进光刻设备所必需的，NIL设备实现了 更简单、更紧凑的设计，允许将多个单元聚集在一起以提高生产率。先前的研究表明NIL分辨率优于10nm，使该技术适用于 使用单个掩模打印几代关键内存级别。此外，抗蚀剂仅在以下情况下应用必要，从而造成材料浪费。鉴于imprint系统中没有复杂的光学器件， 当与SIMPLE单级处理和零浪费相结合时，降低工具成本可带来成本对于半导体存储器应用非常有吸引力的型号。 在这篇综述论文中，我们谈到了可以用NIL解决的市场，并描述了进一步努力提高NIL性能。此外，我们还描述了最近开发可用于模式转移过程的努力 为了解决边缘位置错误。 作为最后一个主题，我们将介绍佳能为开发可持续未来所做的努力，并探讨新方法如何用于减少浪费并实现环保解决方案。 Keywords：纳米压印光刻，NIL，叠加，边缘放置误差，存储器，逻辑，MOE，可持续性 1.介绍 压印光刻是一种有效且众所周知的纳米级特征复制技术1，2。光刻（NIL）制造设备采用涉及逐场沉积的图案化技术 以及通过喷射技术沉积到基材上的低粘度抗蚀剂的暴露3-9图案掩模是 降低到流体中，然后通过毛细管作用迅速流入面罩中的浮雕图案。在此之后填充步骤，在紫外线辐射下将抗蚀剂交联，然后去除掩模，在 酶作用物。与 那些由光刻设备生产的。此外，由于该技术不需要一系列广泛的直径透镜和先进光刻设备所需的昂贵光源，NIL设备 实现更简单、更紧凑的设计，允许将多个单元聚集在一起以提高生产率。先前的研究表明NIL分辨率优于10nm，使该技术适用于 使用单个掩模打印几代关键内存级别。此外，抗蚀剂仅在以下情况下应用必要，从而造成材料浪费。鉴于imprint系统中没有复杂的光学器件， 当与SIMPLE单级处理和零浪费相结合时，降低工具成本可带来成本对于半导体存储器应用非常有吸引力的型号。 《新型图案技术2022》，由EricM.Panning、J.AlexanderLiddle编辑，SPIE的Proc. 卷12054，1205403·©2022SPIE·0277-786X·DOI：10.1117/12.2615740 Proc.相比卷。120541205403-1 任何要引入制造业的新光刻技术都必须提供性能优势 或成本优势。关键技术属性包括对齐、叠加和吞吐量。在以前的论文中，覆盖和产量结果已在测试晶圆上报告。2018年，Hiura等人报告了混合和匹配叠加（MMO） 3.4nm，使用FPA-1200NZ2C四站集群，晶圆上的单机覆盖（SMO）为2.5nm 工具.10这些结果是通过将放大倍率致动器系统与高阶失真相结合而实现的校正（HODC）系统，从而能够校正高达K30的高阶失真项。 在这篇综述论文中，我们谈到了可以用NIL解决的市场，并描述了进一步努力提高NIL性能。此外，我们还描述了最近开发可用于模式转移过程的努力 为了解决边缘位置错误。 作为最后一个主题，我们将介绍佳能为开发可持续未来所做的努力，并探讨新方法如何用于减少浪费并实现环保解决方案。 2.NIL应用和市场 与半导体器件的其他图案化方法不同，NIL有可能影响其他市场，因为 如图1所示。除了存储器和逻辑之外，覆盖的器件空间还包括CMOS图像传感器，衍射光学元件和元光学元件（MOE）。在本文中，我们将讨论DRAM、逻辑和MOE。也包括在本文的这一部分更新了如何解决缺陷以及机器学习如何推动零 的性能。 图1所示。潜在的应用程序空间为零。 DRAM。 最近的工作重点是开发用于高级内存应用的NIL，如DRAM和 存储类内存。DRAM内存具有挑战性，因为DRAM的路线图要求继续扩展，最终达到14nm及以上的半间距。对于DRAM，某些关键层上的覆盖比 NAND闪光灯，误差预算为最小半间距的15-20%。对于14nm，这意味着2.1-2.8nm。一个设备路线图，其中包括DRAM覆盖网络要求，如图2所示。DRAM设备设计也具有挑战性， 布局并不总是有利于SADP和SAQP等间距划分方法。这使得直接打印过程,如无一个有吸引力的解决方案。 图2.先进半导体器件的零路线图 近年来，设备制造商需要考虑的不仅仅是覆盖错误，以便产生高产量器件，几年前引入了边缘放置误差的概念。边缘放置 误差（EPE）是电路布局的预期特征和印刷特征之间的差异。例如，考虑一个线在设备中必须精确放置，以便触点可以正确l和在该线上。偏差或 误差会导致未对准，进而影响器件良率。虽然在概念上很简单，但贡献者的数量由于需要复杂的多重图案方案，EPE已显着上升。EPE的简单示例 对于单条线路和过孔，如图3a所示。Mulkens等人介绍了EPE预算，其中两个ArF的情况需要浸没和EUV曝光（图3b）.11，12EPE预算分为四类：光学 接近校正（OPC）、叠加精度、GCDU和LCDU。除OPC外，每个术语都有一个变体的贡献者。例如，LCDU包括光源和模板优化、扫描仪光学和动态以及光刻胶 和过程控制。 一个b 图3.a）一条线路的EPE示意图和via13b）EPE预算细目对于NIL，使用单个曝光步骤，术语变得更加简化，如下所示： OPC项:不需要OPC 叠加精度：单一图案的应用为NIL叠加提供了更多预算 LCDU：良好的本地CDU由印记掩模CDU驱动，线宽粗糙度降低 GCDU：晶圆内和晶圆间CD都需要严格的GCDU (1) 基于此模型，总NILEPE，对于DRAM活动层（AA）与存储节点接触（SNC）的情况可以表示为: 为了解决EPE，NIL必须减少覆盖误差，并开发图案转移方法，以缩小线宽粗糙度并优化关键尺寸均匀性。 为了解决纳米压印系统中的覆盖问题，需要考虑许多因素，其中一些因素是与光刻工具所需的完全不同。在光学光刻中，高阶补偿为 通过在曝光过程中操纵镜头和载物台来完成。纳米压印需要不同的方法。 NIL的高阶失真校正（HODC）可以通过结合两种技术来实现。 一种是使用放大倍率促动器，它使用压电陶瓷促动器阵列施加力。 其次是热输入，由DMD提供，用于逐场校正失真。 HODC方法过去已经提出过，最近在 为了将交叉匹配的机器覆盖（XMMO）驱动到低至2nm的ArF浸没式扫描仪。Additionalterms包括: 下降模式补偿 印力 印/倾斜控制 精致的面具 晶圆区查克气动 有关这些校正方法的详细信息，请参见参考文献14-16。图4示意性地说明了各种调谐旋钮用于零。 图4.要解决叠加问题，需要考虑许多因素。一般来说，该过程可以是 分为两类：变形和扭曲。 在图5中，我们展示了最新的XMMO结果。NIL与ArF浸没式扫描仪匹配，并且报告的结果显示所有字段的测量值，每个字段322个位置。全场XMMO在订单上 2nm均值加三西格玛。全场和部分场结果略高，x和y值为2.30nm，分别为2.21纳米。最近的改进侧重于部分字段，包括旨在改进覆盖的方法收敛时间，如图6所示。在此示例中，用于对齐的控制点或 图5.全场和部分场NIL交叉匹配机器覆盖。兴趣相对于TTM标记的中心放置，从而加速对齐收敛并减少 部分字段中的覆盖错误。在本例中，y的对准误差从2.20nm降低到1.79nm，3.正在开发的其他方法包括新的最终压印力和倾斜控制系统，可以控制力和倾斜更准确地说。 图6.控制点对齐（POI）的影响 NIL的图案转移过程涉及三个单独的蚀刻步骤，从光刻胶渣（残留 层蚀刻），然后蚀刻SiARC并在碳膜上旋转（图7）。在与TEL的初步研究中，a将TEL开发的准原子c层刻蚀工艺应用于SiARC层.17q-ALE的描述 进程显示在右侧。通过吸附碳氟化合物并在Ar离子中轰击来实现逐层蚀刻另外。 图7.模式转移技术至关重要，需要集成方案来满足关键维度 均匀性规格。与其他先进的光刻方法一样，NIL使用三级光刻膜叠。第一次蚀刻研究的结果显示了19nm和32nm半间距线和空间（图8）。 图8.三步蚀刻工艺已用于图案转移19nm和32nm半间距线。该过程使用 quasi-ALD方法开发的电话。 对于NIL，可以通过改变晶圆上的残余层厚度（RLT）来调整刻蚀后的CD，它是可以在蚀刻后调整最终的CD。这可以实现，因为一个场内喷射的抗蚀剂体积和 可以从一个场到另一个场，以皮升精度进行控制。一般来说，较薄的RLT将导致临界值蚀刻后的尺寸如图9a所示。校正量是蚀刻过程的函数，三个 示例如图9b所示。请注意，随着蚀刻条件的变化，斜率会发生变化。因此，调整 1到3纳米的顺序。 一个b 图9.a）RLT对CD的影响。b）SOCCD作为刻蚀条件的函数。 图10。轻水反应堆之前和之后的模式转移 模式转移过程也可用于管理 线宽粗糙度（LWR）。示例如图9所示。在NIL暴露后和模式转移后测量LWR 使用日立CG6300扫描进入19nm半间距特征电子显微镜。特征图像和由此产生的无偏见 轻水堆如图10所示。注意轻水堆减少到2.6nm模式转移后。在 其他轻水堆研究.18最后，我们注意到CD也可以调整通过NIL暴露剂量达到微小l度。感兴趣的读者 参考了Ogusu等人关于边缘放置误差的论文。在这个Proceedings.19 b。逻辑 第二个感兴趣的市场是逻辑，2021年佳能申请了“逻辑研究与开发项目”后5G信息和通信系统的增强基础设施“由新能源和 工业技术开发组织（NEDO）关于逻辑器件的扩展小型化以及JApan的其他主要半导体制造设备公司。该计划获得批准，主题物质是基于逻辑的器件在2nm节点之后的扩展。该计划包括实施和 使用美国国家先进工业科学研究所的共享试验线验证纳米制造晶圆和技术（AIST）。NEDO项目组织的示意图如图11所示。 图11.NEDO制造开发计划示意图 开发工作将针对纳米片器件，如下图所示。在这个计划中，佳能将开发用于12nm半间距及以下BEOL的NIL技术。 图12.纳米片器件的发展目标。 c。元光学元素(西红柿) 元光学元件或MOE是一种图案化 超表面.20，21这些设备的潜在用途是光学元件用于相机、手机和其他通常 依靠聚焦光线形成图像的异形透